[VHDL编程] b8bit_adder

说明：8位的加法器设计，分4个工程完成的，用的是Quartus II软件。-eight of the adder design, four hours to complete the project, using the Quartus II software.
<jk> 在 2025-06-19 上传 | 大小：508kb | 下载：0

[VHDL编程] VerilogHDL

说明：精通VerilogHDL：IC设计核心技术实例详解-Proficient VerilogHDL: IC design Detailed examples of core technology
<JACK> 在 2025-06-19 上传 | 大小：508kb | 下载：0

[VHDL编程] maxII_verilog_i2c

说明：verilog语言在maxII系列芯片上实现iic功能-Verilog language in maxII series chip IIC function
<nedazq> 在 2025-06-19 上传 | 大小：508kb | 下载：0

[VHDL编程] VerilogHDL_IC

说明：VerilogHDL_IC设计核心技术实例详解，部分习题源码，-Examples of core technology VerilogHDL_IC detailed design, and some exercises source,
<高峰亭> 在 2025-06-19 上传 | 大小：508kb | 下载：0

[VHDL编程] VGA_v

说明：基于 FPGA 的VGA显示控制器设计（采用Verilog 语言） 控制VGA显示模块 VGA_HS,VGA_VS1,VGA_BLANK时序的发生器。包括测试程序 采用ALTERA Cyclone II系列芯片EP2C8Q208C8N芯片测试成功。-module VGA(CLK_50,RST_N,VGA_HS,VGA_VS1,VGA_BLANK, VGA_CLK,VGA_SYNC,VGA_R,VGA_G,VGA_B) input
<林锦鸿> 在 2025-06-19 上传 | 大小：508kb | 下载：0

[VHDL编程] pipeline

说明：用流水线构成的串行八位加法器，可以输出进位级联-With a line consisting of eight serial adder, can output binary cascade
<梅松> 在 2025-06-19 上传 | 大小：508kb | 下载：0

[VHDL编程] LCD12864

说明：LCD12864的测试程序，适合新手学习-TEST CODE OF LCD12864
<何安军> 在 2025-06-19 上传 | 大小：507kb | 下载：0

[VHDL编程] shitreg

说明：vhdl code for implementation of shift register
<srisakthi> 在 2025-06-19 上传 | 大小：507kb | 下载：0

[VHDL编程] tcl549

说明：TLC549 AD采集 FPGA控制,控制端接收-TLC549 AD采集 FPGA控制
<xiaobang> 在 2025-06-19 上传 | 大小：507kb | 下载：0

[VHDL编程] prefixadder

说明：prefix adder for addition of 2 inputs
<neha> 在 2025-06-19 上传 | 大小：507kb | 下载：0

[VHDL编程] MP3-verilog

说明： 采用Verilog 语言来实现 MP3 编码算法-it is a programe to achieve the MP3 encoding algorithm based verilog
<jiangqun> 在 2025-06-19 上传 | 大小：507kb | 下载：0

[VHDL编程] LED

说明：基于VHDL语言，利用Vivado开发的16位跑马灯-A 16-running-lights program based VHDL which is developed by vivado
<VilyZhang> 在 2025-06-19 上传 | 大小：507kb | 下载：0