[VHDL编程] mc8051V1.4

说明：8051硬核源码（VHDL），具有全部VHDL代码、测试环境以及说明文档、综合脚本等完整的开发、验证环境，源代码通过ASIC投片，并得到不断完善-8,051 hard-core source code (VHDL), with all VHDL code, testing and documentation, environment, Comprehensive integrity of the scr ipt, such as development, certification, the s
<钟方> 在 2025-06-20 上传 | 大小：518kb | 下载：0

[VHDL编程] fpgatri

说明：FPGA三态门的VHDL实现。包括2种不同的实现方法。编译环境是Quartus-VHDL 3-state gate FPGA implementation. Including two kinds of different implementations. Build environment is Quartus
<李超> 在 2025-06-20 上传 | 大小：518kb | 下载：0

[VHDL编程] dianzizhong

说明：该代码是用VHDL编写的电子时钟，可以实现调时调分，7段码显示，在Xilinx的Spartan3E上下载测试过，压缩文件中包含了整个工程，并有管脚分配文件，非常适合VHDL的初学者，比如一些基本的按键，去抖，闪烁写法。-The VHDL code is written using the electronic clock adjustment can be achieved when the transfer points, 7 code shown to download the Xilinx
<wangyu> 在 2025-06-20 上传 | 大小：517kb | 下载：0

[VHDL编程] shumaguan

说明：用按键控制选择6进制和9进制加法器，并用数码管显示。-Select 6 with keypad control, binary adder binary and 9, and with digital display.
<bubble> 在 2025-06-20 上传 | 大小：517kb | 下载：0

[VHDL编程] db

说明：fulladder made by me I hope it works, the only thing I need from your database is the V74160.rar, the vhdl code for the 4 bit bcd counter with asynchronious reset.. please help me thank you
<sarro> 在 2025-06-20 上传 | 大小：517kb | 下载：0

[VHDL编程] SPWM-generator

说明：这是几篇关于产生SPWM波的方法的论文，希望对大家有所帮助！-there are some papers about the method of generating the SPWM waves .
<xilin> 在 2025-06-20 上传 | 大小：517kb | 下载：0

[VHDL编程] spwm-waves

说明：产生PWM 三角波的方法，希望对大家有用！好东东大家一起分享-there are some papers about the angler waves generator.
<xilin> 在 2025-06-20 上传 | 大小：517kb | 下载：0

[VHDL编程] lqz4

说明：这个程序是带置位的双向移位串入/并出6位移位寄存器-This program is a bidirectional shift with a set string into/out of 6-bit shift register and
<李求知> 在 2025-06-20 上传 | 大小：517kb | 下载：0

[VHDL编程] DA_dac8581

说明：verilog 编写DAC8581控制程序。-verilog write DAC8581 control procedures.
<ai> 在 2025-06-20 上传 | 大小：517kb | 下载：0

[VHDL编程] 11

说明：用verilog编写的带同步清0、同步置1 的D 触发器；带异步清0、异步 置1 的JK 触发器-Verilog prepared by the synchronous belt, synchronous D flip-flop 0 1 with Asynchronous Clear 0, asynchronous set D trigger 1 with Asynchronous Clear 0, asynchronous set JK trigger 1!!!!!!
<望奎> 在 2025-06-20 上传 | 大小：517kb | 下载：0

[VHDL编程] lab4

说明：s the design and simulation of a simple traffic light controller: The controller consists of a clock divider block, two sequential circuits: a timing counter and a signal generator (state generator), and a decoder. The counter is used to define a
<titorgtfo> 在 2025-06-20 上传 | 大小：517kb | 下载：0

[VHDL编程] PWM-VHDL

说明：是使用VHDL编写的一段PWM产生程序，里面附带了详细的说明和源程序。-Is to use VHDL to write a PWM generation procedure, it comes with detailed instructions and the source program.
<qu xiansheng> 在 2025-06-20 上传 | 大小：517kb | 下载：0