[VHDL编程] edgedetece

说明：边缘实现算法-Edge algorithm
<wangli > 在 2025-06-20 上传 | 大小：522kb | 下载：0

[VHDL编程] 03_beep

说明：通过verilog语言，驱动无源蜂鸣器，实现建议电子琴的功能-Through verilog language, passive buzzer driver, the proposed implementation of the Electronic organ function
<yuan xie> 在 2025-06-20 上传 | 大小：522kb | 下载：0

[VHDL编程] verilogdesign2

说明：硬件描述语言设计相关，包括一些国外大学的教案和设计资料-verilog
<王旭宝> 在 2025-06-20 上传 | 大小：522kb | 下载：0

[VHDL编程] 8w64fb

说明：8位64个采样点的方波发生信号器。基于PFGA的采用PLL模块实现功能-8 of 64 samples of signal square wave device. The use of PLL-based PFGA module function
<王嘉威> 在 2025-06-20 上传 | 大小：522kb | 下载：0

[VHDL编程] dds2_ok

说明：利用LPM_ROM和HDL设计的一个DDS信号发生器，分辨率优于1HZ，ROM表长度8位，8位频率控制字。-HDL design using LPM_ROM and a DDS signal generator, the resolution is better than 1HZ, ROM table length 8 bits, 8-bit frequency control word.
<罗永> 在 2025-06-20 上传 | 大小：522kb | 下载：0

[VHDL编程] 1616

说明：16x16点阵,串行输入，显示“欢”字。-16 x 16 dot matrix
<chen> 在 2025-06-20 上传 | 大小：522kb | 下载：0

[VHDL编程] EDA

说明：EDA实验源代码、主要为加减计数器、译码器、编码器等-EDA test source code, mainly for the addition and subtraction counter, decoder, encoder, etc.
<赵飞> 在 2025-06-20 上传 | 大小：522kb | 下载：0

[VHDL编程] lab2-original

说明：simple priority controller and decoder
<Tomer Eitan> 在 2025-06-20 上传 | 大小：522kb | 下载：0

[VHDL编程] IIR

说明：气象雷达回波信号中杂波抑制的IIR算法（FPGA是实现的）-Weather radar echo signal of the IIR clutter suppression algorithm
<朱艳萍> 在 2025-06-20 上传 | 大小：522kb | 下载：0

[VHDL编程] tongxun

说明： CAN总线通信实例，SCI串口通信实例，快速以太网通信技术的应用实例，虚拟I2C总线软件包应用实例-CAN bus communication instance, SCI serial communication instance, an application example of the Fast Ethernet communication technology, virtual I2C total Instance of the line package applications
<tangzilin> 在 2025-06-20 上传 | 大小：522kb | 下载：0

[VHDL编程] REG_show

说明：利用程序实现红外线解码显示数据码和反码，并调用数码管显示，实现动态变化，动态显示，已调试。-The use of infrared decoding program code and inverted display data and call digital display, dynamic changes, the dynamic display, debugging.
<王森林> 在 2025-06-20 上传 | 大小：522kb | 下载：0

[VHDL编程] Lab4

说明：此為VHDL之同步清除電路與非同步清除電路之模擬與電路設計-This is a synchronous clear circuit VHDL synchronize with non-clear analog circuits and circuit design of
<> 在 2025-06-20 上传 | 大小：522kb | 下载：0