[VHDL编程] FIFO

说明：FIFO的VERILOG代码编写 可综合的Verilog FIFO存储器-The VERILOG code FIFO write comprehensive Verilog FIFO memory
<lishaohui> 在 2025-06-20 上传 | 大小：16kb | 下载：0

[VHDL编程] fenpin

说明：分频电路的研究 主要包括：偶数分频（二分频、偶数分频占空比50 ）、奇数分频（占空比50 、占空比非50 ）、半整数分频（不要求占空比）、小数分频（不要求占空比）。 -Frequency of the circuit includes: an even frequency (half frequency, frequency 50 duty cycle even), odd-frequency (50 duty cycle, duty cycle of non-50 ), half-
<lishaohui> 在 2025-06-20 上传 | 大小：16kb | 下载：0

[VHDL编程] HowtousePerlinyourVerilogHDLDesignFlow

说明：use Perl in your Verilog HDL Design Flow,利用Perl语言方便管理Verilog HDL 代码。-How to use Perl in your Verilog HDL Design Flow
<张> 在 2025-06-20 上传 | 大小：16kb | 下载：0

[VHDL编程] altera_avalon_i2c_slave

说明：I2C slave主程序要配置好I2C总线接口(I2C引脚功能和I2C中断，并已使能I2C主模式)
<XJ> 在 2025-06-20 上传 | 大小：16kb | 下载：0

[VHDL编程] codes

说明：VERILOG CODE FOR DWT IMAGE COMPRESSION
<vijayaragavan> 在 2025-06-20 上传 | 大小：16kb | 下载：0

[VHDL编程] Verilog_HDL

说明：一些程序，希望好大家好好看看，很简单，促学者-chengc
<草人> 在 2025-06-20 上传 | 大小：16kb | 下载：0

[VHDL编程] uart_16550

说明：一个简单的UART源代码，速率可以上到115200，具体看参考时钟-A simple UART source code, the rate can be up to 115200, see the specific reference clock
<宋珂> 在 2025-06-20 上传 | 大小：16kb | 下载：0

[VHDL编程] Yeni_klasr

说明：8 bit Insruction register
<Kadr> 在 2025-06-20 上传 | 大小：16kb | 下载：0

[VHDL编程] DE2EP2C35F672

说明：DE2 EP2C35F672d的管脚分配图-DE2 EP2C35F672d pin allocation map
<浩然> 在 2025-06-20 上传 | 大小：16kb | 下载：0

[VHDL编程] fpmul

说明：floatinfg point multiplier 32 bit parellel processing
<naveem> 在 2025-06-20 上传 | 大小：16kb | 下载：0

[VHDL编程] verilog_calculator

说明：用verilog编写的简易计算器代码。通过一位全加器组成电路，可以实现加法、减法和乘法，并在七段数码管上显示出十进制的结果。-Simple calculator with code written in verilog. Composed by a full adder circuit, can add, subtract and multiply, and in the seven-segment LED display on the decimal result.
<刘涛> 在 2025-06-20 上传 | 大小：16kb | 下载：0

[VHDL编程] zbt_test

说明：zbt sram测试VHDL程序，实现了FPGA与ZBT SRAM之间的接口控制，在FPGA内能实现对ZBT SRAM读写-vhdl program for ZBT SRAM test
<lailai> 在 2025-06-20 上传 | 大小：16kb | 下载：0