资源列表
[VHDL编程] watch_v1
说明:数字跑表 该跑表具有启动、复位、暂停、暂停后继续计时等功能 能显示的秒计数时间精确到小数点后第二位,即能显示**.**s 按钮设置防抖-Digital stopwatch in the stopwatch with start, reset, suspend, suspended after the time and other functions can show the seconds counting time accurate to the second place aft<何川> 在 2025-06-20 上传 | 大小:524kb | 下载:0
[VHDL编程] EnergyEfficientVLSIArchitectureforLinearTurboEqua
说明:Energy efficient for turbo encoder decoder<suresh> 在 2025-06-20 上传 | 大小:524kb | 下载:0
[VHDL编程] CPLD(ZFZ2009-2-24)
说明:转速表CPLD源程序代码,具有频率检测,数码管显示刷新,反转检测功能-Tachometer CPLD source code, with a frequency detection, digital tube display refresh, reversal detection<windson.ma> 在 2025-06-20 上传 | 大小:524kb | 下载:0
[VHDL编程] fpgaclocking
说明:vhdl based fpga clocking lab material.<sunder> 在 2025-06-20 上传 | 大小:524kb | 下载:0
[VHDL编程] Broadbction
说明:FPGA宽带数据采集时钟相位校正方法Broadband data collection FPGA clock phase correction-Broadband data collection FPGA clock phase correction<gai1949> 在 2025-06-20 上传 | 大小:524kb | 下载:0
[VHDL编程] DF2C8_15_DAC
说明:DAC 的转换程序,加说明等。完整的程序,代码说明。-DAC chengxu .complete<yan> 在 2025-06-20 上传 | 大小:524kb | 下载:0
[VHDL编程] LED_Display
说明:基于FPGA的八段数码管显示的verilog程序,采用的是altera公司的EP2C8Q208芯片。-FPGA-based verilog eight digital tube display program, using altera company EP2C8Q208 chips.<dy0924> 在 2025-06-20 上传 | 大小:524kb | 下载:0