[VHDL编程] rs232_rec5

说明：VHDL语言实现的穿行通讯，可实现闭环操作，通讯过程中每个bit位采样3次，保证数据准确。-VHDL language achieved through communication, can realize the closed-loop operation, communication process each bit digital sampling 3 times to ensure accurate data.
<> 在 2025-06-20 上传 | 大小：529kb | 下载：0

[VHDL编程] sdram_test

说明：FPGA测试程序，使用XC3S250E对SDRAM进行读写的测试程序，SDRAM使用的是HY57V281620， 大小为128M。-FPGA test procedure, the use of XC3S250E SDRAM read and write on the test procedure, SDRAM using HY57V281620, size of 128M.
<gq> 在 2025-06-20 上传 | 大小：529kb | 下载：0

[VHDL编程] DDS_FSK

说明：该软件能实现FSK的调制功能，在quartusII上进行了仿真，效果非常好-The software enables the FSK modulation capabilities, in quartusII on the simulation results is very good
<yangfeng> 在 2025-06-20 上传 | 大小：529kb | 下载：0

[VHDL编程] 7ENT1003_Lecture5

说明：this is basic of vhdl.
<ajay> 在 2025-06-20 上传 | 大小：529kb | 下载：0

[VHDL编程] 43Panel_Logic_Driver

说明：利用verilog语言实现4.3寸屏的逻辑驱动。-Use verilog language realization of the 4.3 "screen logical drive.
<付文> 在 2025-06-20 上传 | 大小：528kb | 下载：0

[VHDL编程] eetop[1].cn_vga

说明：一个模拟视频输入转VGA视频输出的Verilog程序,经过验证-vga verilog code,already pass
<杨永> 在 2025-06-20 上传 | 大小：529kb | 下载：0

[VHDL编程] ad976

说明：FPGA实现AD976的自动采样的Verilog HDL程序，所采用的是AD976的模式一，已调试成功-AD976 FPGA to realize the automatic sampling of the verilog HDL program, the is AD976 model a, already debugging success
<> 在 2025-06-20 上传 | 大小：528kb | 下载：0

[VHDL编程] XC3S700_7SEG_Test

说明：红色飓风3S700AN开发板LED数码管测试例程-Red Hurricane 3S700AN ​ ​ development board seg LED test code
<Eddie> 在 2025-06-20 上传 | 大小：528kb | 下载：0

[VHDL编程] 08_uart

说明：fpga 串口程序，实现串口接收并自动发送-FPGA serial procedures, serial receiving and automatic transmission
<陈gl> 在 2025-06-20 上传 | 大小：528kb | 下载：0

[VHDL编程] First_test_Blinking_LEDs

说明：my first tuto on de1 bored vhdl code blink leds my first tuto on de1 bored vhdl code blink leds my first tuto on de1 bored vhdl code blink leds -my first tuto on de1 bored vhdl code blink leds my first tuto on de1 bored vhdl code blink leds my first
<bil> 在 2025-06-20 上传 | 大小：528kb | 下载：0

[VHDL编程] TR0114-VHDL-Language-Reference

说明：This comprehensive reference provides a detailed overview of the VHDL language and describes each of the standard VHDL keywords (reserved words)
<ThienDinh> 在 2025-06-20 上传 | 大小：528kb | 下载：0

[VHDL编程] encoder_clk

说明：精确实现奇数分频，将FPGA开发板提供的25MHZ时钟分频为1MHZ，内含测试文件(Accurate realization of odd frequency division, the FPGA development board provides 25MHZ clock frequency divided into 1MHZ, containing test files)
<没伞的孩子 > 在 2025-06-20 上传 | 大小：528kb | 下载：0