[VHDL编程] FPGA

说明：利用FPGA来实现一个简单的医疗呼叫系统，使用语言VERILOG-FPGA to realize the use of a simple medical call system, the use of language VERILOG
<洪依> 在 2025-06-20 上传 | 大小：528kb | 下载：0

[VHDL编程] FPGADDS

说明：dds，FPGA波形发生器,波表，接受，发送-dds, FPGA waveform generator, wave form, to receive, send
<伟贤> 在 2025-06-20 上传 | 大小：528kb | 下载：0

[VHDL编程] A8255V4

说明：A8255.ZIP contains code that implement a modified 8255 Peripherial Port Controller. The code is written in verilog and project is made for XILINX ISE.
<asimlink> 在 2025-06-20 上传 | 大小：528kb | 下载：0

[VHDL编程] booth_mult

说明：ＦＰＧＡ的ｖｒｉｌｏｇ　ＨＤＬ代码，布尔乘法器-FPGA-vrilog HDL code, the Boolean multiplier
<魏杰> 在 2025-06-20 上传 | 大小：528kb | 下载：0

[VHDL编程] Full_Adder

说明：Full Adder for Xilinx
<mohab> 在 2025-06-20 上传 | 大小：528kb | 下载：0

[VHDL编程] TFT

说明：3.5寸TFT　FPGA驱动程序,2C8驱动扫描TFT屏实现色条-TFT　DV　for FPGA
<zusen> 在 2025-06-20 上传 | 大小：528kb | 下载：0

[VHDL编程] Final

说明：乘法器,模拟两个0-99的数相乘，将结果显示在7段数码管上，可FPGA平台烧制~-Multiplier, two 0-99 multiplying the number of analog, the results displayed in the 7-segment digital tube, may FPGA platform firing ~
<LastSun> 在 2025-06-20 上传 | 大小：528kb | 下载：0

[VHDL编程] Add_sub_struc

说明：8位加减器，八位减法器与加法器，用过一个控制端可以自由变换，采用移位加法方式，用途广泛，利用减法位补码加法的理论实现。-8 addition and subtraction, eight subtractor and adder, used a control terminal can freely change the using Shift addition, a wide range of uses, the use of subtraction complement addition t
<李莫> 在 2025-06-20 上传 | 大小：528kb | 下载：0

[VHDL编程] trfic-light

说明：设计的交通灯应用在两条主干道的汇合点形成十字交叉路口，为确保车辆安全，迅速地通行，在交叉道口的每个入口设置了红，绿，黄三色信号灯。红灯亮禁止通行，绿灯亮允许通行，黄灯亮则警告行驶中的车辆，并让它们有时间停靠到禁行线之外。--Design used in traffic lights the confluence of two main roads cross the intersection form, in order to ensure their safe and prompt acces
<王栎宁> 在 2025-06-20 上传 | 大小：528kb | 下载：0

[VHDL编程] SRAM

说明：利用程序实现SRAM_读写测试，先进行初始化，读写操作，里面的页操作和bank操作。-Using program SRAM_, speaking, reading and writing tests, first initialized, read and write operations, the inside of the page and bank operation.
<王森林> 在 2025-06-20 上传 | 大小：527kb | 下载：0

[VHDL编程] Comparator

说明：VHDL Bit Comparator
<sidpokhrel > 在 2025-06-20 上传 | 大小：527kb | 下载：0

[VHDL编程] 单周期CPU实验报告

说明：单周期CPU的设计思路(包含数据通路、指令集、信号的设计)(Design Ideas of Single Cycle CPU)
<loveAlex> 在 2025-06-20 上传 | 大小：527kb | 下载：0