资源列表
[VHDL编程] waveform_gen_latest.tar
说明:波形发生器,用于编写testbentch文件。非常实用-Waveform generator, for the preparation of testbentch files. Useful<zhangsan> 在 2025-06-21 上传 | 大小:557kb | 下载:0
[VHDL编程] waveform_gen_latest.tar
说明:VHDL实现NCO与LUT(查找表) VHDL实现NCO与LUT(查找表)-VHDL realization of NCO and LUT (lookup table) VHDL Implementation NCO and LUT (lookup table)<张颖> 在 2025-06-21 上传 | 大小:557kb | 下载:1
[VHDL编程] counter
说明:this is a counter this is a counter<wangyongzhi> 在 2025-06-21 上传 | 大小:557kb | 下载:0
[VHDL编程] gap_finder
说明:Design a sequential machine that finds the size of the largest gap between two successive 1s in a X-bit word. Partition the design into a state machine controller and a datapath. The datapath accepts the X-bit word and produces an output word whose v<wei chenghao> 在 2025-06-21 上传 | 大小:557kb | 下载:0
[VHDL编程] Faraday_rtl
说明:These designs were developed by Faraday Technology Corporation, a fabless ASIC vendor and silicon Intellectual property (SIP) provider in order.-Faraday Technology Corporation, a fabless ASIC vendor and silicon Intellectual property (SIP) provider in<JHDSJJ> 在 2025-06-21 上传 | 大小:556kb | 下载:0
[VHDL编程] frequency_VHDL
说明:VHDL设计的频率计小系统,在ALtera的DE2板子上调试通过-VHDL design of the frequency meter small systems, the DE2 board in ALtera debugged<黄正勇> 在 2025-06-21 上传 | 大小:557kb | 下载:0
[VHDL编程] Count-of-29-hex
说明:29进制的计数期,vhdl实现,在quartus里编译成功-Count of 29 hex, the VHDL implementation, compiled in quartus success<蒲瑞瑞> 在 2025-06-21 上传 | 大小:556kb | 下载:0
[VHDL编程] lab7_adders3
说明:加法器的verilog实现,第二种方法:超前进位加法器 -Another implementation of adder in verilog<Wangchy> 在 2025-06-21 上传 | 大小:556kb | 下载:0
[VHDL编程] pci32_0_example
说明:pci core 程序 FPGA 7系列ip核-pci core FPGA 7 series ip nuclear program<liangye> 在 2025-06-21 上传 | 大小:556kb | 下载:0
[VHDL编程] Verilog-HDL基础知识非常好的学习教程
说明:Verilog-HDL基础知识非常好的学习教程(Verilog-HDL basic knowledge, a very good learning tutorial)<芮芊 > 在 2025-06-21 上传 | 大小:556kb | 下载:0