[VHDL编程] jiaotdengCPLD

说明：这是一个用Verilog HDL语言编写的交通灯程序。可以用Quartus II运行。-This is a use of Verilog HDL language program traffic lights. Can be used to run Quartus II.
<小李> 在 2025-06-21 上传 | 大小：558kb | 下载：0

[VHDL编程] waveform_gen_latest.tar

说明：This file consists of a design with doc file descr iption to generate sin-cos, sawtooth and square waves. The method used is DDS.
<mostafa> 在 2025-06-21 上传 | 大小：557kb | 下载：0

[VHDL编程] microwave-oven

说明：这是个微波炉的VHDL程序，描述了定时，复位，倒计时等功能-It is a process of VHDL,describing microwave oven how to work
<wanglibin> 在 2025-06-21 上传 | 大小：557kb | 下载：0

[VHDL编程] waveform_gen_latest.tar

说明：waveform generations
<challu> 在 2025-06-21 上传 | 大小：557kb | 下载：0

[VHDL编程] vga_256

说明：用FPGA控制VGA的Verilog程序，内附详细注释，已在CRT显示器上验证通过，希望对大家有用-FPGA VGA Verilog CRT
<谢仁强> 在 2025-06-21 上传 | 大小：557kb | 下载：0

[VHDL编程] final

说明：一个32位的cpu设计，实际是verilog语言，只不过pudn上没有verilog的选项，希望能对你有帮助-this is a 32 bit cpu designer project,which use verilog language. Hope it could help u.
<novice> 在 2025-06-21 上传 | 大小：557kb | 下载：0

[VHDL编程] 8b_10b

说明：8b_10b编码解码源码以及相应的测试文件基于14.2-8b_10b codec source code and the corresponding test file is based on 14.2
<mayunfeng> 在 2025-06-21 上传 | 大小：557kb | 下载：0

[VHDL编程] vhdl-all-english

说明：A major obstacle that stands in the way of efficient test response compaction are the unknown values (x-values) captured by scan cells during testing. If test responses with s and the correctness of the compactor inputs cannot be verified at
<shankar.m> 在 2025-06-21 上传 | 大小：557kb | 下载：0

[VHDL编程] pingpangqiu

说明：基于basys2的简单的乒乓球小游戏，通过ise13.4开发，使用语言VHDL，能够通过VGA在显示屏显示，能够实现双人对打，有计分功能。-Simple table tennis game, based on basys2 through ise13.4 development, using VHDL language, can through the VGA display shows, can achieve a double play, scoring function.
<范子健> 在 2025-06-21 上传 | 大小：557kb | 下载：1

[VHDL编程] LCD1602

说明：实现LCD控制之下六位时钟正确计数与显示-Realized under the control of six LCD clock display correctly count
<wangxiao> 在 2025-06-21 上传 | 大小：557kb | 下载：0

[VHDL编程] verilog

说明：数字信号处理的FPGA实现(第3版) verilog源码-FPGA digital signal processing (3rd Edition) verilog source
<198996> 在 2025-06-21 上传 | 大小：557kb | 下载：0

[VHDL编程] waveform_gen_latest.tar

说明：这个核心是一个向前的实现数控振荡器（NCO）-也被称为直接数字频率合成器（DDS）。除了生成标准的正弦/余弦输出波形，它也产生平方和锯齿用很少的额外资源输出。-This core is a straight forward implementation of a Numerically Controlled Oscillator (NCO)- also referred to as a Direct Digital Synthesizer (DDS). In addition to genera
<asdtgg> 在 2025-06-21 上传 | 大小：557kb | 下载：0