资源列表
[VHDL编程] Async_fifo_verilog
说明：FIFO的用途，分类，一些重要参数，设计的难点和算法-FIFO uses, some important parameters, the difficulty of the design and algorithm<袁璐> 在 2025-06-21 上传 | 大小：14kb | 下载：0
[VHDL编程] digital-clock-VHDL
说明：数字电子钟的VHDL硬件描述语言实现，可以用quaturs软件实现。-digital clock based on VHDL<刘睿> 在 2025-06-21 上传 | 大小：14kb | 下载：0
[VHDL编程] PPC_VME-2.0
说明：基于PowerPC和FPGA开发的VME控制器的VME接口，采用SOPC建立环境，利用Verilog开发了接口时序。-PowerPC-based and FPGA development VME VME controller interface, using SOPC build environment, the use of Verilog developed interface timing.<鲁文帅> 在 2025-06-21 上传 | 大小：14kb | 下载：0
[VHDL编程] MATLABLPM_ROM
说明：用MATLAB实现LPM_ROM中数据初始化在QuartusⅡ调入ROM初始化数据文件并选择在系统中的读写功能时，默认选择hex文件，在此你是见不到刚刚移动到工程中的mif文件的，需要在右下角的文件格式中选择MIF文件，这样就可以添加进去了-Using MATLAB LPM_ROM initialization data transferred in Quartus Ⅱ ROM initialization data file and select the read and write func<kempwangkai> 在 2025-06-21 上传 | 大小：14kb | 下载：0
[VHDL编程] VHDL-CODE-for-adder-and-subtractor
说明：vhdl code for implementation of adder and subtractor on fpga<kuldeep> 在 2025-06-21 上传 | 大小：14kb | 下载：0
[VHDL编程] FIR_FILTER
说明：FIR滤波器的verilog实现，包含testbench，以及设计文档，文档里面详细介绍了滤波器系数的求取-FIR filter verilog implementation, including testbench, and the design document, the document which details the filter coefficients to strike<雷> 在 2025-06-21 上传 | 大小：14kb | 下载：0
[VHDL编程] MPPT-source-code-based-on-FPGA
说明：用Verilog Hdl语言实现的光伏系统最大功率跟踪的源代码，内包含程序解释说明。-Use Verilog Hdl language implementation of photovoltaic maximum power tracking system source code, contained within the program descr iption .<刘邦> 在 2025-06-21 上传 | 大小：14kb | 下载：0
[VHDL编程] EDK_IP_ISE
说明：最近忙一个EDK的小工程，自己定义个用Create or Import Peripheral 定义了IP，在里面要用到ISE的IP.困扰了一段时间！经过群里、论坛上一些朋友的帮助 终于OK了-EDK little busy recently a project with their own definition of a Create or Import Peripheral define the IP, in which to use the ISE IP. Troubled for some<成功> 在 2025-06-21 上传 | 大小：14kb | 下载：0