[VHDL编程] Lab7

说明：Adder Substrator 能夠顯示在FPGA上並且能夠實際作加減 可做signed int -Adder Substrator
<夏宇婕> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] PCIe_XAPP859

说明：pcie_xapp859学习心得，帮助你学习xilinx的pcie-pcie_xapp859 learning experience to help you learn xilinx of pcie
<刘振> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] Counter_LIUZHIWEI

说明：同步计数器，利用有限状态机完成,能够完成000-999的加计数以及减计数功能-Synchronous counter which using finite state machine and able to complete the 000-999 plus count as well as the count function.
<Jim> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] FPGA-Infrared-remote-control

说明：基于FPGA的学习型红外遥控器设计，实现红外接收，红外发送，以及储存功能。-FPGA Infrared remote control
<YH> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] scr

说明：这是一个用verilog编写的基于IIC接口的控制eeprom的程序代码。程序经过验证是正确的。对不了解IIC的人来说是很好的资料。-This is based on the control eeprom IIC interface program code written in a use verilog. Program proven to be correct. IIC do not understand people who are very good information.
<晨风> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] RS_Encode_Decode

说明：RS(255,223)编解码算法。verilogHDL代码实现，在XILINX的芯片上得到验证。不包含任何IP核，方便移植到任何FPGA芯片。-RS (255223) encoding and decoding algorithm. VerilogHDL code to achieve, in the XILINX chip to be verified. Does not contain any IP core, easy to transplant to any FPGA chip.
<ranbowang> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] MIPS

说明：5个stage的pipeline MIPS，支持着JUMP，BRANCH等跳转命令。-simple 5-stages MIPS structure which supports forwarding commands.
<Taowu> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] Lab_Code_Solution

说明：A Basic SoC Platform
<onurb> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] CPU_Project_board

说明：CPU 5级流水线实现（加hazard处理与板级验证，板级验证带有按键消抖）-5-stage pipelined CPU (plus hazard dealing with board-level verification, board-level verification with key debounce)
<吴国文> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] RS(204-188)decoder_verilog

说明：采用verilog实现的有限域GF(28)弱对偶基乘法器，本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ，多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7}，弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}-Verilog achieved using the finite field GF (28) weak dual basis multiplier
<刘建涛> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] PS2_RS232

说明：PS2 RS232源码，ISE建立工程可直接使用，已经通过测试-PS2 RS232 verilog code，can use directly
<飞草> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] shizhong

说明：VHDL设计带报警的59分钟定时器，系统以秒速度递增至59分钟后,启动报警1秒钟,置位后又以秒速度递减至零并报警1秒钟。-VHDL design with alarm 59 minutes timer
<王一> 在 2025-06-21 上传 | 大小：14kb | 下载：0