[VHDL编程] FIFO

说明：Verilog代码，实现FIFO先入先出存储-FIFO CODE,VERILOG
<王毅> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] chengxu

说明：用VHDL自己写的，关于循环灯和数字钟的试验程序，循环灯是12个灯循环旋转，可以控制速度以及转向。 数字钟可以实现显示时间，闹钟，并且可以对时间闹钟进行时间调整，整点，以及闹钟均可以通过蜂鸣器提醒-Use write VHDL own, testing procedures on the cycle lamp and digital clock, the circular lamp is 12 light cycle rotation, can control the speed and s
<zhang yue hui> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] exon

说明：具有音乐报时功能的数字时钟,代码就在word文档里-Music with timekeeping function digital clock
<解羽> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] SPEED_CONTROL_OF_BLDC_MOTOR_PWM

说明：brush less dc motor control
<VIJAY> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] pinlvji

说明：利用单片机实现数字频率计，4位数码管显示-Single-chip digital frequency meter, 4 digital tube display
<田亮> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] m60BCD

说明：异步清零多位计数器，应用verilog编程v-counter verilog configuration
<吴斐> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] System-Generator-fir1

说明：System Generator软件工具的使用，完整的设计工程文件在文件:fir1.mdl-System Generator tool usage:fir1.mdl
<> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] armandas-Plong-e2a4bd5

说明：Plong Game in VHDL Source Code
<DuySir0> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] usbblock

说明：这是个usb2.0的功能模块，其中有写通道，有读通道，让数据在fpga与上位机之间进行通信-This is a usb2.0 functional modules, including a write channel read-channel, data communications in the fpga with the host computer
<张丽丽> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] tx_ifft

说明：针对通信当中ifft模块进行分析，可在多种系统中实现-Ifft module for communication among the analyzes can be found in a variety of systems
<Joseph> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] cordic_cells3

说明：system generator环境构造cordic运算模块-cordic computing module of the system generator environment constructed
<qx> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] counter

说明：用4个T触发器组成16位的计数器，FPGA实验ALTER DE2开发板自带光盘的案例程序解析-Four T flip-flop 16 of the counter, the case of FPGA experiment ALTER DE2 development board comes with CD-ROM program parse
<冷静> 在 2025-06-21 上传 | 大小：14kb | 下载：0