[VHDL编程] daout-Sine-wave

说明：正弦波的vhdl输出，使用VHDL编写的，已经通过调试-Sine wave output of the VHDL, the use of VHDL prepared already through debugging
<zhang> 在 2025-06-21 上传 | 大小：572kb | 下载：0

[VHDL编程] lab5

说明：VHDL xilinx例子-vhdl xilinx example............
<hojone> 在 2025-06-21 上传 | 大小：572kb | 下载：0

[VHDL编程] DEMO_44_ROM

说明：这是用vhdl语言描述一个rom的源代码，欢迎大家下载-This is the language used to describe a vhdl source code rom, welcome you to download
<fuchun> 在 2025-06-21 上传 | 大小：572kb | 下载：0

[VHDL编程] My_Clock

说明：发个我的第一个VHDL代码，秒表。可暂停继续.清0。-My first one made a VHDL code, and a stopwatch. Continue to be suspended. Qing 0.
<jemofh> 在 2025-06-21 上传 | 大小：572kb | 下载：0

[VHDL编程] Cymometer

说明：Verilog 编写的频率计，使用8位LED作为显示，Quartus II 6.0的工程文件。保证好用，EPM240T的芯片。使用了66 的资源。-Written in Verilog frequency counter, using 8-bit LED as the display, Quartus II 6.0 of the project file. To ensure easy to use, EPM240T chips. 66 of the resources used.
<石头> 在 2025-06-21 上传 | 大小：572kb | 下载：0

[VHDL编程] myFPGA

说明：流水灯 vhdl程序 十种不同模式的闪烁方式-Vhdl program flow light flashes ten different models
<董公子> 在 2025-06-21 上传 | 大小：572kb | 下载：0

[VHDL编程] Lab5_StopWatch_VHDL

说明：基于ISE开发环境的212864的秒表驱动程序-failed to translate
<linkun> 在 2025-06-21 上传 | 大小：572kb | 下载：0

[VHDL编程] SPI

说明：VHDL语言编写的SPI通信接口,可实现与单片机等外部MCU的通信,且只占用较少的引脚线-Written in VHDL SPI communication interface, can be realized with the microcontroller and other external MCU communication, and only takes less pin line
<ldong1989> 在 2025-06-21 上传 | 大小：572kb | 下载：0

[VHDL编程] jiaotongdeng

说明：用verilog编写的交通控制灯程序，直接就可以运行。对于一般的学者可以参考应用。-Prepared by the traffic control lights verilog program to run directly. Scholars can refer to the general application.
<张百珂> 在 2025-06-21 上传 | 大小：572kb | 下载：0

[VHDL编程] DDS_SIN_TRI_BOX

说明：利用FPGA实现DDS，可输出正弦波，输出频率可调.-FPGA implementation using DDS, sine wave output, the output frequency is adjustable.
<曾斌> 在 2025-06-21 上传 | 大小：572kb | 下载：0

[VHDL编程] CCD-circuit-of-FPGA-based-design

说明：基于FPGA的CCD驱动电路的设计，对CCD驱动新手很有帮助-CCD driving circuit of the FPGA-based design
<liuhaiying> 在 2025-06-21 上传 | 大小：572kb | 下载：0

[VHDL编程] xapp_hls_Matrix Multiply

说明：This repository includes a pure Vitis HLS implementation of matrix-matrix multiplication (A*B=C) for Xilinx FPGAs, using Xilinx Vitis to instantiate memory and PCIe controllers and interface with the host. Experiments run on a VCU1525 achieved 462
<1679556379@qq.com> 在 2023-03-28 上传 | 大小：571.33kb | 下载：0