[VHDL编程] VHDLDesignMethodnew

说明：用VHDL语言实现可编程数字系统设计.该文档说明了VHDL的设计方法,设计单元,举了大量有价值的实例,给出了VHDL的代码.-VHDL language with programmable digital system design. This document describes the VHDL design method, design unit, cited an example of a large number of valuable, given the VHDL code.
<ma fengxian> 在 2025-06-21 上传 | 大小：575kb | 下载：0

[VHDL编程] dianji

说明：电机的FPGA控制，是基于Verilog的。非常简单，传统的三相控制。-FPGA motor control is based on Verilog' s. Very simple, traditional three-phase control.
<洪依> 在 2025-06-21 上传 | 大小：575kb | 下载：0

[VHDL编程] ps2_complex

说明：基于verilog的PS口控制程序，比较经典的代码。非常简单-The PS-based verilog port control procedures, more classic code. Very simple. .
<洪依> 在 2025-06-21 上传 | 大小：575kb | 下载：0

[VHDL编程] uart_test

说明：Verilog 基于FPGA的直接RS232串口测试-Verilog FPGA-based test of direct RS232 serial port
<yuanjun> 在 2025-06-21 上传 | 大小：575kb | 下载：0

[VHDL编程] ece5742010hw9CPU

说明：用verilog语言实现CPU， 其中包括几个不同的模块，每个模块中间由总线进行连接-implement the CPU using Verilog language, including the memory, controller,data path, the logic unit.
<宫勋> 在 2025-06-21 上传 | 大小：575kb | 下载：0

[VHDL编程] UART-LED

说明：本实验实现与电脑的串口通讯，并将接收的数据显示在数码管上。-The experimental realization of the computer' s serial communications, and data displayed on the digital receiver tube.
<高多平> 在 2025-06-21 上传 | 大小：575kb | 下载：0

[VHDL编程] DDS-Technology

说明：DDS Technology DDS技术与原理-DDS Technology
<李洪胜> 在 2025-06-21 上传 | 大小：575kb | 下载：0

[VHDL编程] shixusuccessful

说明：利用VHDL语言，对时分复用通信系统的仿真实现，包括序列产生到序列接收等部分。-Simulation time division multiplexing communication system
<齐伟利> 在 2025-06-21 上传 | 大小：574kb | 下载：0

[VHDL编程] music-playing-hardware-circuit

说明：使用quartus6.0编写的乐曲硬件演奏电路（选项中没那个软件，所以在这儿注释了）通过按键实现简易音乐的通过蜂鸣器播放。具体的引脚定义这里不好多说什么，选择的芯片不同，引脚锁定也不同，这边用的芯片EP2C6Q240C8-Use quartus6.0 write music playing hardware circuit (option not that software, so here annotated) through the keys to achieve simple music
<洪建峰> 在 2025-06-21 上传 | 大小：574kb | 下载：0

[VHDL编程] VHDL

说明：先设计序列发生器产生序列：1011010001101010；再设计序列检测器，检测序列发生器产生序列，若检测到信号与预置待测信号相同，则输出“1”，否则输出“0”，并且将检测到的信号的显示出来。-First design sequence generator sequence: 1011010001101010 redesign sequence detector to detect sequence generator sequence, if the same signal is dete
<yinyu> 在 2025-06-21 上传 | 大小：574kb | 下载：0

[VHDL编程] sdram_latest.tar

说明：SDRAM的控制代码，包含文档说话和testbench测试代码-SDRAM control code, including documents speak and testbench test code
<sw> 在 2025-06-21 上传 | 大小：574kb | 下载：0

[VHDL编程] ref32

说明：An FPGA based human detection system with embedded platform
<amjadianp > 在 2025-06-21 上传 | 大小：574kb | 下载：0