[VHDL编程] NcVerilog_tutorial

说明：nc verilog 的使用说明和实例，对于实用nc来进行仿真进行了详细说明。-nc verilog instructions and examples for the utility to carry out simulation nc described in detail.
<李林> 在 2025-06-21 上传 | 大小：578kb | 下载：0

[VHDL编程] FPGA

说明：FPGA入门，介绍的还不错，与大家分享了-FPGA Starter introduce also good to share with you
<刘大贺> 在 2025-06-21 上传 | 大小：578kb | 下载：0

[VHDL编程] plj

说明：数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间（闸门时间）内，记录输入的脉冲的个数。我们可以通过改变记录脉冲的闸门时间来切换测频量程。本文利用EDA技术中的Max+plusⅡ作为开发工具,设计了基于FPGA的8位十进制频率计,并下载到在系统可编程实验板的EPF10K20TC144-4器件中测试实现了其功能。-Digital frequency meter is a kind of cyclical changes in the signal used to tes
<庄青青> 在 2025-06-21 上传 | 大小：578kb | 下载：0

[VHDL编程] Verilog_tutorial

说明：Verilog_tutorial联系指导 Verilog_tutorial联系指导-Contact Verilog_tutorial contact Verilog_tutorial guidance guidance guidance Verilog_tutorial Contact
<tang> 在 2025-06-21 上传 | 大小：578kb | 下载：0

[VHDL编程] DDS

说明：基于DDS原理的几种信号发生器的设计的几篇论文，使用FPGA平台或者FPGA和PC共同平台实现-DDS-based signal generator several principles of design, the use of FPGA or FPGA platform and a common platform PC
<王霄洲> 在 2025-06-21 上传 | 大小：578kb | 下载：0

[VHDL编程] FPGA

说明：个人认为是一个非常实用的FPGA入门教程，非常适合初学者学习-Personally think it is a very practical FPGA Tutorial, very suitable for beginners to learn
<李彦超> 在 2025-06-21 上传 | 大小：578kb | 下载：0

[VHDL编程] time4clock2

说明：秒表/时钟计时器是在一种计时器上实现两种基本功能的一种器件。它广泛应用于各种场所，同时，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化。-Stopwatch/clock timer is a device on a timer to achieve two basic functions. It is widely used in various places, the same time, its compact, low cost, travel time and high
<geng> 在 2025-06-21 上传 | 大小：578kb | 下载：0

[VHDL编程] cpld-6

说明：cpld实现功能的操作，实现信号功能的控制和数据的读写，能够完成指定的功能-cpld achieve functional operation, to achieve the control and data signal functions to read and write, to complete the assigned functions
<王义智> 在 2025-06-21 上传 | 大小：578kb | 下载：0

[VHDL编程] ieep1.5

说明：This paper describes a 10-b high-speed COMS DAC fabricated by 0.8-pm double-poly double-metal CMOS technology. In the DAC, a new current source called the thresholdvoltage compensated current source is used in the two-stage current array to r
<john> 在 2025-06-21 上传 | 大小：578kb | 下载：0

[VHDL编程] LBG64_double_CLK

说明：数据压缩算法的硬件实现ASIC&FPGA（矢量量化算法）-Data compression algorithm implemented in hardware ASIC & FPGA (vector quantization algorithm)
<崔琦> 在 2025-06-21 上传 | 大小：578kb | 下载：0

[VHDL编程] rtl

说明：基于S10新品的2x2矩阵乘模块，附带双精度的乘法，除法ip核(2x2 matrix multiplication module based on S10 new product, with double precision multiplication, division IP kernel)
<Rdddd> 在 2025-06-21 上传 | 大小：577kb | 下载：0

[VHDL编程] HK-2+blood type

说明：输入血型，进行匹配与判断，检测是否与受血人的血型匹配，无安全隐患，可以进行输血(Blood type input, matching and judgment, detection and blood type of the recipient of blood matching, no safety risks, blood transfusion can be carried out)
<秦王殿是否> 在 2025-06-21 上传 | 大小：578kb | 下载：0