资源列表
[VHDL编程] 200691151948398
说明:这是一个也介绍GPIB编程的文章以及介绍GPIB协议规范-This is a GPIB programming also introduced the article and introduce GPIB norm<李成有> 在 2025-06-20 上传 | 大小:590kb | 下载:0
[VHDL编程] pinlvjiFPGA]
说明:FPGA设计频率计全套资料,我希望对大家啊好似有用的-FPGA design of a full set of frequency data, I hope all of you ah like useful<杨东> 在 2025-06-20 上传 | 大小:590kb | 下载:0
[VHDL编程] PS2_interface
说明:ps接口实现,硬件描述语言verilog实现,功能测试完整,可实现功能-ps interface, hardware descr iption language verilog implementation, functional testing complete functionality can be achieved<myname> 在 2025-06-20 上传 | 大小:590kb | 下载:0
[VHDL编程] wei_xulie
说明:为序列发生器,数字系统传输性能分析设计,做眼图测试用-Sequence generator, digital transmission performance of system analysis and design, make eye test<sunyanjuan> 在 2025-06-20 上传 | 大小:589kb | 下载:0
[VHDL编程] 3U-CPCI-PCB-Template
说明:3U CompactPCI PCB 模板,使用工具为Altium Designed 9-PCB template of 3U CompactPCI with Altium Designed 9<asn> 在 2025-06-20 上传 | 大小:591kb | 下载:0
[VHDL编程] UART(RS232)
说明:用VERILOG语言实现的通用异步串行收发器(RS232收发器),波特率可设置,通讯稳定,已成功应用于实际项目。-VERILOG language with universal asynchronous serial transceivers (RS232 transceiver), the baud rate can be set, communication stability, has been successfully applied in actual projects.<zyb> 在 2025-06-20 上传 | 大小:589kb | 下载:0
[VHDL编程] edasingene
说明:基于FPGA的正弦信号发生器的设计,用verilog语言实现,可调整频率和周期。-FPGA design based on sinusoidal signal generator with verilog language, adjust the frequency and period.<allen> 在 2025-06-20 上传 | 大小:590kb | 下载:0