资源列表
[VHDL编程] AT24C04VHDL
说明:用Verilog HDL语言编写的AT24C04程序,并用数码管显示,已经过测试,很好用。-With the Verilog HDL language of the AT24C04 procedures and use digital tube display, has been tested, very good to use.<薛鹏展> 在 2025-12-29 上传 | 大小:12kb | 下载:0
[VHDL编程] FIFO-verilog
说明:两种异步FIFO设计以及源代码(Verilog)-Two asynchronous FIFO design and source code (Verilog)<范先龙> 在 2025-12-29 上传 | 大小:12kb | 下载:0
[VHDL编程] PseudoHC11_MCU
说明:This extensive proyect turns an FPGA or CPLD into an HC11 simulation. It takes in various opcodes and performs several 8bit operations. The package includes an ALU, UART, RAM module, LCD display and 7 segments as well.-This extensive proyect turns an<mahedros87> 在 2025-12-29 上传 | 大小:12kb | 下载:0
[VHDL编程] xlgeneratebutton_example
说明:its a xlgenerator ie xilinx and matlab for cordic<sri karthik> 在 2025-12-29 上传 | 大小:12kb | 下载:0
[VHDL编程] logiclock_makefile
说明:一个CPLD/FPGA的程序,初学者可以看看,应该有帮助的-Code for CPLD/FPGA,useful !<fang> 在 2025-12-29 上传 | 大小:12kb | 下载:0
[VHDL编程] Verilog_UART
说明:universal asynchronous (UART) are designed in averilog module to easly implemented.-universal asynchronous (UART) are designed in averilog module to easly implemented.<rajapraba> 在 2025-12-29 上传 | 大小:12kb | 下载:0