资源列表
[VHDL编程] lcd_controller
说明：verilog写的LCD的ip，avalonMM总线操作-verilog LCD ip, avalonMM bus operation<wangyj> 在 2025-06-20 上传 | 大小：12kb | 下载：0
[VHDL编程] PipelineCPU
说明：设计一个32位流水线MIPS微处理器，具体要求如下： 1. 至少运行下列MIPS32指令。 ①算术运算指令：ADD、ADDU、SUB、SUBU、ADDI、ADDIU。 ②逻辑运算指令：AND、OR、NOR、XOR、ANDI、ORI、XORI、SLT、SLTU、SLTI、SLTIU。 ③移位指令：SLL、SLLV、SRL、SRLV、SRA。 ④条件分支指令：BEQ、BNE、BGEZ、BGTZ、BLEZ、BLTZ。 ⑤无条件跳转指令：J、JR。 ⑥数据传送指令：LW、SW<Peter> 在 2025-06-20 上传 | 大小：12kb | 下载：0
[VHDL编程] uvm_use_pipelined_ahb
说明：一个简单的uvm搭建的ahb简单实例,包含了各个组件以及编译的运行的脚本-one sample example about ahb，include every component and compile scr ipt<田波> 在 2025-06-20 上传 | 大小：12kb | 下载：0
[VHDL编程] DDS4.mdl
说明：DDS(快速正交调制）生成正弦波形，利用相位累加字进行累加，查找查找表内容输出正弦数据，在通信领域应用很多，我采用的是matlab的simulink进行前期仿真-DDS (fast quadrature modulation) to generate sine wave, the use of the word to accumulate phase accumulation, content output sine lookup table lookup data in many applic<lu> 在 2025-06-20 上传 | 大小：12kb | 下载：0
[VHDL编程] verilog_pics_lvbo
说明：verilog图像滤波算法源文件，可供图像处理硬件程序参考-verilog image filtering algorithm source files, available for image processing hardware program reference<> 在 2025-06-20 上传 | 大小：12kb | 下载：0
[VHDL编程] dec_aes
说明：decription aes vhdl code for fpga<dani.hassoun> 在 2025-06-20 上传 | 大小：12kb | 下载：0
[VHDL编程] wishbone
说明：Wishbone规范具有如下特点:简单、紧凑，需要很少的逻辑门 完整的普通数据据传输总线协议，包括单个读写、快传输、读一修改一写周期、事件周期 数据总线宽度可以是8-64位 支持大端(big-endian)和小端(litle-endian)，接口自动完成两者之间的转换。支持存储器映射、FIFO存储器、交叉互联 握手协议，允许速率控制 可以达到每个时钟周期进行一次数据传输 支持普通周期结束、重试结束、错误结束等总线周期形式 支持用户自定义的标志:采用MASTER/SLAVE体系结构 支持多点进程(<程浩武> 在 2025-06-20 上传 | 大小：12kb | 下载：0