资源列表
[VHDL编程] 数据选择器vhd源代码
说明：数据选择器，半加器，3-8译码器vhd源代码。是最近学校的实验内容。我要成会员，所以都发上来供大家参考。-data selection, half-adder ,3-8 decoder vhd source code. Recent experimental schools content. I want to become members and therefore has made onto for reference.<kljd> 在 2025-06-20 上传 | 大小：11kb | 下载：0
[VHDL编程] blaster-wh
说明：自己做的Altera下载线，老早了，protel98制板。-wh-own download Altera's line, long ago, protel98 Cricket.- Wh<王晗> 在 2025-06-20 上传 | 大小：11kb | 下载：0
[VHDL编程] ceshixiangliang
说明：vhdl 测试向量含测试向量（Test Bench）和波形产生：VHDL实例---相应加法器的测试向量（test bench).txt-VHDL test vector containing test vector (Test Bench) and Waveform Generator : VHDL examples--- corresponding Adder test vector (test bench). Txt<陈丽> 在 2025-06-20 上传 | 大小：11kb | 下载：0
[VHDL编程] VERcf_fft_1024_8
说明：1024点８位FFT的Verilog语言实现-1024-point FFT eight Verilog language<郭子荣> 在 2025-06-20 上传 | 大小：11kb | 下载：0
[VHDL编程] vhdl-examples
说明：这是eda初学者可以借鉴的两个关于电子频率计的VHDL设计实例-This is the EDA beginners can learn from two of electronic Cymometer VHDL Design Example<刘磊> 在 2025-06-20 上传 | 大小：11kb | 下载：0
[VHDL编程] verilog_study
说明：it about using veriolog complement some project,thanks!<汪洋> 在 2025-06-20 上传 | 大小：11kb | 下载：0
[VHDL编程] verilog_shili
说明：计数器 锁存器 12位寄存器 带load，clr等功能的寄存器 双向脚（clocked bidirectional pin） 一个简单的状态机 一个同步状态机 用状态机设计的交通灯控制器 数据接口 一个简单的UART 测试向量（Test Bench）举例： 加法器源程序 相应加法器的测试向量test bench）-Counter latch 12 registers with load, clr functions such as two-foot r<> 在 2025-06-20 上传 | 大小：11kb | 下载：0