[VHDL编程] id

说明：用vhdl写的流水线译码阶段，绝对好用-Written in line with the vhdl decoding stage, absolutely easy to use
<fgs> 在 2025-06-20 上传 | 大小：11kb | 下载：0

[VHDL编程] uart_receive

说明：串口接收数据44个8bit数据，并且将4个8bit数拼接成32bit数，存进ram中， 可以通过 in system memory editro 查看-Serial port receive data 44 8bit data, and will be spliced into four 8bit number of 32bit number, deposit into the ram in, you can see in system memory editro
<zyfei> 在 2025-06-20 上传 | 大小：11kb | 下载：0

[VHDL编程] mimasuo

说明：4weimimasuo 可运行 可仿真 -aetgdffh tghj tjfgj fdg vbn t
<冯海涛> 在 2025-06-20 上传 | 大小：11kb | 下载：0

[VHDL编程] 15example

说明：夏宇闻老师的verilog数字系统设计教程书上的所有例题的源程序15章-XIA Yu-Wen teachers verilog digital system design tutorial books, all of the source code Example Chapter 15
<zhao> 在 2025-06-20 上传 | 大小：11kb | 下载：0

[VHDL编程] vc

说明：virtul channel 虚拟通道 用于改善noc的死锁效应-virtul channel virtual channel used to improve the effect of noc Deadlock
<长华> 在 2025-06-20 上传 | 大小：11kb | 下载：0

[VHDL编程] jibengongtestbench

说明：testbench的基本写法，双口ram,双端口的编写 -The basic writing testbench, dual-port ram, dual-port the preparation of
<陈斌> 在 2025-06-20 上传 | 大小：11kb | 下载：0

[VHDL编程] nios-Function

说明：nios2的函数手册， nios2的函数手册-nios2 function manual, nios2 function manual, nios2 function manual
<小聪> 在 2025-06-20 上传 | 大小：11kb | 下载：0

[VHDL编程] songer

说明：根据给出的乘法器逻辑原理图及其各模块的VHDL描述，学习利用数控分频器设计硬件乐曲演奏电路-According to the logic given multiplier module schematic and its VHDL descr iption, learning to use the numerical design of the hardware musical performances divider circuit
<chen> 在 2025-06-20 上传 | 大小：11kb | 下载：0

[VHDL编程] Converte_integer_to_bcd

说明：VHDL code for INTEGER conversion (0-255) to BCD code for display
<Pedro Benko> 在 2025-06-20 上传 | 大小：11kb | 下载：0

[VHDL编程] OCIDEC_Drivers

说明：OCIDEC ATA driver source code
<張又又> 在 2025-06-20 上传 | 大小：11kb | 下载：0

[VHDL编程] VHDL

说明：1、 输入信号 clk : 时钟（每个象素点的显示时钟） reset : 复位信号 2、 输出信号 vga_hs_control : 行同步 vga_vs_control : 场同步 vga_read_dispaly : 红 vga_green_dispaly : 绿 vga_blue_dispaly : 蓝 3、 技术参数 clk : 24M hs : 30KHZ vs : 57.14HZ -1, input
<sha> 在 2025-06-20 上传 | 大小：11kb | 下载：0

[VHDL编程] floatadd

说明：浮点数加法器的源代码,实现浮点数的加法功能，浮点数遵循的是IEEE745标准-floating_piont addition
<张妮娜> 在 2025-06-20 上传 | 大小：11kb | 下载：0