资源列表
[VHDL编程] digital-clock
说明:数字钟是计时仪器,它的功能大家都很熟悉。本实验对设计的电子钟要求为: 1.能够对s(秒)、min(分)和h(小时)进行计时,每日按24h计时制; 2.min和h位能够调整; 3.设计要求使用自顶向下的设计方法。 数字钟的功能实际上是对s信号计数。实验板上可提供2Hz的时钟,二分频后可产生s时钟。数字钟结构上可分为两个部分c计数器和显示器。计数器又可分为s计数器、min计数器和h计数器。s计数器和min计数器由6进制和10进制计数器构成,小时计数器较复杂,需要设计一个24(或12)<hanbaoshuai> 在 2025-06-19 上传 | 大小:11kb | 下载:0
[VHDL编程] divider_60
说明:用Verilog语言实现了数字钟的功能,支持平台是alter公司的cyloneII。-Verilog language with a digital clock, support platform is alter the company cyloneII.<赵振> 在 2025-06-19 上传 | 大小:11kb | 下载:0
[VHDL编程] cf_fft_1024_8
说明:1024点的fft算法verilog实现程序,主要是通过verilog来实现fft算法- 1024 spot fft algorithm verilog realizes the procedure<ALEX> 在 2025-06-19 上传 | 大小:11kb | 下载:0
[VHDL编程] intel_i8085_VHD
说明:This Intel s 8086 Series CORE VHDL example -This is Intel s 8086 Series CORE VHDL example<jeong> 在 2025-06-19 上传 | 大小:11kb | 下载:0
[VHDL编程] Design_74LS138
说明:利用Active-VHDL 来仿真测试74LS138 译码器,74LS138 译码器是3 线-8 线译 码器。-To the use of Active-VHDL simulation test 74LS138 decoder, 74LS138 decoder is a 3-wire-8 line decoder.<stronger> 在 2025-06-19 上传 | 大小:11kb | 下载:0
[VHDL编程] vhdl--example
说明:hello iam a coding word for you to doing vhdl h-hello iam a coding word for you to doing vhdl hoo<hello> 在 2025-06-19 上传 | 大小:11kb | 下载:0
[VHDL编程] LTM_Controller
说明:友晶公司的LTM 触摸屏,默认的800*480分辨率图像,许多参数可以用parameter来更改,也可当做是如何写主端口IP核的良好范例-Tersic s LTM touch screen, the default 800* 480 resolution images, many parameters can be used to change the parameter,the code can also be used as a master port of how to write a g<刘大明> 在 2025-06-19 上传 | 大小:11kb | 下载:0