[VHDL编程] clock

说明：多功能数字钟 24小时计时 整点报时功能 闹钟设置功能 校时 复位等-Multi-function digital clock 24 hours to strike the alarm clock on the hour function when the reset function, etc
<韩延罡> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] des_3

说明：对于3DES加密解密算法的verilog实现，已经得到测试通过，对于学习3DES加密解密的实现过程很有用-3DES encryption and decryption algorithms for the verilog implementation has been tested for learning the implementation of 3DES encryption and decryption process is useful
<> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] manchester_vhdl

说明：This design is targeted to the XCR3064XL-7VQ100C CoolRunner CPLD. This is a 3V, 64 macrocell device in a 100 VQFP package. The fitter was allowed to pick the pin-out for the device.
<vijendra pal> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] C

说明：led ,Digital electronic clock
<kobe> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] SIMULATION-AND-SYNTHESIS-OF-TRIPLE-DES-BLOCK-CIPH

说明：SIMULATION AND SYNTHESIS OF TRIPLE-DES BLOCK CIPHER USING VHDL
<saipraveen> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] CRC.C

说明：下面以最常用的CRC-16为例来说明其生成过程。 　　CRC-16码由两个字节构成，在开始时CRC寄存器的每一位都预置为1，然后把CRC寄存器与8-bit的数据进行异或(异或：二进制运算 相同为0，不同为1；0^0=0 0^1=1 1^0=1 1^1=0)， 　　之后对CRC寄存器从高到低进行移位，在最高位（MSB）的位置补零，而最低位（LSB，移位后已经被移出CRC寄存器）如果为1，则把寄存器与预定义的多项式码进行异或，否则如果LSB为零，则无需进行异或。重复上述的由高至低的移位8
<malimin> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] ADcollector

说明：AD电压采集是基本功，这个是C8051F410的电压采集模块，自已学习时开发的。-AD voltage acquisition is the basic skills, this is C8051F410 voltage acquisition module, from the development of learning.
<海浪> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] FPGA_COM

说明：FPGA实现的多串口程序(支持收发中断，QUARTUSII编译),各串口独立-FPGA serial program (support to send and receive interrupt, QUARTUSII compiler), the serial independence...
<欧少林> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] nios-uart

说明：基于nios ii uart 驱动 带接收和发送缓冲区 很少的改动可以任意添加多个串口-Based on nios ii uart driving belt can transmit and receive buffer rarely changes can be more than add a serial port
<hetao> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] ADC

说明：xilinx spartan 3e上的A/D转换程序-xilinx spartan 3e A/D conversion process
<梁俊峰> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] source

说明：ＦＰＧＡ与ＳＤＲＡＭ　的　ＶＨＤＬ　接口设计-ｔｈｅ　interface of FPGA and SDRAM
<梅花鹿> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] QuartusII-about-warning

说明：主要是介绍quartus编译过程中出现的问题和解决方法，希望对大家有帮助-Introduce the quartus compile process problems and solutions, I hope to you
<dp> 在 2025-06-19 上传 | 大小：11kb | 下载：0