[VHDL编程] BCD_7

说明：BCD-7段显示译码器设计 -BCD-7-segment display decoder design
<FloraChen> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] Component_VHDL

说明：VHDL层次化电路设计简单例子 分频-计数-BCD_7输出-VHDL hierarchical circuit design simple example Divide- count-BCD_7 output
<FloraChen> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] sdi_receive

说明：SDI接口的源程序，工程验证过的，可以实际使用-SDI interface of the source, engineering verified, you can actually use
<lxp> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] Verilog_inout_

说明：verilog语言中inout端口的使用方法介绍-verilog language inout ports using the method described
<Ande> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] advanced_boot_copier

说明：ALTERA的FPGA多映像启动代码，可以解决FPGA多核烧写及启动问题，注释很详细。-The multi-image ALTERA FPGA startup code, multicore programming and FPGA can solve the problem started, very detailed notes.
<谭松清> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] booth-16_16-multiplier

说明：由verilog编写的利用booth编码的16*16有符号乘法器的代码，没有pipeline-a 16*16 multiplier with booth coding by verilog
<pyc> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] Elevator

说明：elevator contoller to control the movement of lift
<nadanarani> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] problemas

说明：example of vhdl lenguage-example of vhdl lenguage
<med> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] JPEG

说明：JPEG Encoder Verilog Source Code
<scpark> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] relay

说明：code for relay in mobile jamming
<Vikas> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] i2c_verilog

说明：I2C Master IP 核 I2C is a two-wire, bi-directional serial bus that provides a simple and efficient method of data exchange between devices. It is most suitable for applications requiring occasional communication over a short distance between
<qingmingyang> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] frecuenciometro

说明：es la practica de laboratorio 1
<edgar> 在 2025-06-19 上传 | 大小：11kb | 下载：0