[VHDL编程] HCA464

说明：Verilog - Descr iption of a 4 operand 64-bit Hans-Carlson adder
<ody > 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] vga

说明：fpga控制vga在显示器上的彩条显示()
<文心星辰 > 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] verilog_PLL

说明：全数字锁相环的verilog源代码，包括鉴相器，K变摸可逆计数器，加减脉冲器和N分频器。已经仿真实现。(All digital phase-locked loop Verilog source code, including phase discriminator, K variable touch reversible counter, add and subtract pulse and N frequency divider. Have been implemented by simula
<小米1 > 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] LCD1602

说明：1602程序，适用于FPGA/VHDL对于LCD1602液晶屏的控制。(1602 program, apply to FPGA/VHDL for LCD1602 LCD screen control.)
<Qvital > 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] 5166

说明：Monte Carlo simulation method of calculating the American option price and basic descr iption, For feature extraction, signal de-noising, It comprises aircraft flight attitude control, such as slip angle, tilt angle, roll angle, pitch angle.
<yprswa > 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] vsiku

说明：Single path or multipath Rayleigh fading channel simulation, This function is used to calculate the arbitrary function of the first order partial derivative (numerical methods), Bottom-pass and band-pass FIR and IIR filter bottom pass and band-pass f
<sengmiehao > 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] ix746

说明：Nonlinear discrete system identification, It uses a pulse of consumer law, Partial least squares method.
<grafgxk > 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] grgvg

说明：ECG data and includes source code written in MATLAB, Between two images showing the relative circumstances of each pixel, Calculate the multifractal trend fluctuation analysis.
<fangfielingfai > 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] jeday

说明：This is the second energy entropy matlab code, Signal Processing ESPRIT method, GSM is GMSK modulation signal generation.
<tougaofao > 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] yui_dy42

说明：Linear array using cut than learning laid upon the right control of the main sidelobe ratio, Analysis of the signal time domain, frequency domain, cepstrum, cyclic spectrum, etc. Using high-order cumulants of MPSK signal modulation recognition.
<taomunlennen > 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] pudn

说明：Encoders, decoders and RAM Model
<sheldon01 > 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] altera_avalon_i2c

说明：avalon转i2c总线Verilog代码(i2c master Verilog code)
<逐末 > 在 2025-06-19 上传 | 大小：11kb | 下载：0