[VHDL编程] razzle

说明： 使用vhdl语言在altera公司的up3板上产生vga信号，里面有详细的解析和说明，是一个很好的教程。和上一个文件razzle差不多，但是产生的效果不一样。-use of the VHDL language ALTERA company's board up3 have vga signal containing a detailed analysis and explanation is a good guide. And on a razzle almost document,
<石坚> 在 2025-06-19 上传 | 大小：10kb | 下载：1

[VHDL编程] 自定义逻辑PWM的例子

说明：是一个用vhdl语言编写的pwm程序，可以方便地用来和nios连接，实现对nios的功能扩展。-is a VHDL language with the PWM procedures can be used to facilitate connections and nios, nios to achieve a functional extension.
<石坚> 在 2025-06-19 上传 | 大小：10kb | 下载：0

[VHDL编程] 曼彻斯特编解码 Xilinx提供_vhdl

说明：曼彻斯特编解码 Xilinx提供的VHDL的源代码-Manchester codec Xilinx provide VHDL source code
<陈旭> 在 2025-06-19 上传 | 大小：10kb | 下载：0

[VHDL编程] example10 can 243 -2

说明： DSP 程序的测试 很有用的 仪器上面用的-DSP testing procedures very useful in the above apparatus
<hu71992> 在 2025-06-19 上传 | 大小：10kb | 下载：0

[VHDL编程] rd1014

说明：SDRAM控制器,对SDRAM进行页写和对SDRAM进行页读的快速读写。是一个很好的SDRAM控制器-SDRAM controller, SDRAM to write for pages and pages of SDRAM for fast reading literacy. It is a very good SDRAM Controller
<陈长佳> 在 2025-06-19 上传 | 大小：10kb | 下载：0

[VHDL编程] 各段程序

说明：具有多种功能的电子钟：闹钟，报时和修改，定时闹钟，报时时间，带闹钟，报时开关。 -with multiple functions of electronic bell : alarm clock, timer and modification, regular alarm clock, timer, with alarm clock, timer switches.
<单明> 在 2025-06-19 上传 | 大小：10kb | 下载：0

[VHDL编程] crc_verilog_xilinx

说明：CRC校验码，用于对数据流进行crc校验。 主要有CRC_16,CRC_8,CRC_32校验。 所用语言为Verilog HDL.-CRC code for the data flow crc check. Main CRC_16, CRC_8, CRC_32 check. The language used for Verilog HDL.
<*> 在 2025-06-19 上传 | 大小：10kb | 下载：0

[VHDL编程] dcm

说明：本人正在学习vhdl语言，买了套开发板，这些是配套光盘里的内容，非常难得，网上找不到的-I was learning VHDL language, bought a set of development boards, which are compatible CD-ROM's content, and very rare. not online! !
<孙强> 在 2025-06-19 上传 | 大小：10kb | 下载：0

[VHDL编程] manchesterforvhdl

说明：这是一个曼彻斯特编解码的VHDL源代码，非常好，值得一看。-Manchester codec VHDL source code, a very good eye-catcher.
<赵云> 在 2025-06-19 上传 | 大小：10kb | 下载：0

[VHDL编程] 200632814181169853

说明：曼彻斯特编解码~VHDL?
<www> 在 2025-06-19 上传 | 大小：10kb | 下载：0

[VHDL编程] szgysj

说明：工业设计-industrial design
<苏裕> 在 2025-06-19 上传 | 大小：10kb | 下载：0

[VHDL编程] Altera_uart_VHDL

说明：FPGA/CPLD应用,uart通讯VHDL原码.-FPGA/CPLD applications, UART communications VHDL source.
<cyberworm> 在 2025-06-19 上传 | 大小：10kb | 下载：0