资源列表

« 1 2 ... .42 .43 .44 .45 .46 3047.48 .49 .50 .51 .52 ... 4310 »

[VHDL编程waveform_vhdl

说明:多功能波形发生器VHDL程序与仿真,正弦、三角、锯齿、方波vhdl 实现-Waveform vhdl Generator
<jz> 在 2025-06-20 上传 | 大小:11kb | 下载:0

[VHDL编程timer_rtl_source

说明:Timer verilog RTL code
<Chris> 在 2025-06-20 上传 | 大小:11kb | 下载:0

[VHDL编程cpu_lynn

说明:Verilog 实现的 简单 单线程 CPU, 基于计算机组成书目, 思路清晰, 有测试平台。-Verilog realization of a simple single-threaded CPU, the composition of computer-based bibliography, clear lines of thought, a test platform.
<wei> 在 2025-06-20 上传 | 大小:11kb | 下载:0

[VHDL编程fir-c2h

说明:使用Altera的C2H加速FIR计算的例子-Use the Altera s C2H accelerated FIR
<chen> 在 2025-06-20 上传 | 大小:11kb | 下载:0

[VHDL编程asymmetric_fifo

说明:高速同步非对称FIFO,verilog 代码,很有价值的参考设计。-Asymmetric high-speed synchronous FIFO, verilog code, and very valuable reference design.
<claud> 在 2025-06-20 上传 | 大小:11kb | 下载:0

[VHDL编程SpartanIIE_DLL

说明:本文详细介绍了SpartanIIE 内部锁相环(DLL)的使用,方便初学者-This paper describes the SpartanIIE internal phase-locked loop (DLL) for use, easy for beginners
<kaishi> 在 2025-06-20 上传 | 大小:11kb | 下载:0

[VHDL编程i2c_AT24C04_Verilog

说明:用Verilog HDL语言编写的AT24C04程序,并用数码管显示,已经过测试,很好用-With the Verilog HDL language of the AT24C04 procedures and use digital tube display, has been tested, very good to use--
<iyandy> 在 2025-06-20 上传 | 大小:11kb | 下载:1

[VHDL编程ads7825

说明:use this source code for interface to adc ads7825
<Harry Sunaryo> 在 2025-06-20 上传 | 大小:11kb | 下载:0

[VHDL编程FFT_090808

说明:FFT变换的FPGA实现程序,对于信号处理非常有用。-FPGA implementation of FFT transform, is very useful for signal processing.
<刘冬> 在 2025-06-20 上传 | 大小:11kb | 下载:0

[VHDL编程fir-c2h

说明:基于fpga的fir滤波器的设计 非常好,谢谢大家分享-fir filter design base on fpga it is very good
<gary> 在 2025-06-20 上传 | 大小:11kb | 下载:0

[VHDL编程1DCT_VHDL

说明:VHDL Behavioral Model for 1D DCT operation Algorithm : Calculates the 1D DCT coefficients. DCT Points range from 8 to 32. There is double buffering at the input, to allow continuous usage of DCT engine.-VHDL Behavioral Model for 1D DCT operation
<NULL> 在 2025-06-20 上传 | 大小:11kb | 下载:0

[VHDL编程timing_ctrl

说明:接收时序控制器的verilog描述,及仿真波形。-Receive timing controller verilog descr iptions, and simulation waveforms.
<李慧静> 在 2025-06-20 上传 | 大小:11kb | 下载:0
« 1 2 ... .42 .43 .44 .45 .46 3047.48 .49 .50 .51 .52 ... 4310 »

源码中国 www.ymcn.org