[VHDL编程] Lab01

说明：verilog 入门练习，包括完整的Verilog实例，包括仿真的所有文件，主要是关于寄存器定义、名称映射、RS触发器定义等内容-verilog Getting exercises, including full Verilog examples, including all documents simulation, mainly on the register definition, name mapping, RS trigger definition, etc.
<gaobo> 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] bayer

说明：verilog/ vhdl code for processing the bayer filter signal
<rahulshandilya1> 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] counter

说明：counter code to couter the input signal
<rahulshandilya1> 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] vga

说明：VGA monitor port for the fpga board to view the image
<rahulshandilya1> 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] 键盘实验文件_modify

说明：键盘数据读取，并显示在数码管上，速度可达到100M频率(Read the keyboard data, and display on the digital tube, frequency speed can reach 100M)
<B_button > 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] SPI-Master-master

说明：Use code for Maser SPI
<suni > 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] CPU_Verilog

说明：此代码完成了流水线CPU的设计。其中有ALU，控制模块，UART等verilog代码。(This code completes the design of pipelined CPU)
<fairchildfzc > 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] DE2_Default

说明：DE2在板测试代码，用于测试DE2板子的正常性能(DE2 on-board testing code)
<tongjie > 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] xjrsb

说明：Based on matlab GUI interface design, Complete class-based image processing, contains all of the source code, auto image, Related impulse response analysis algorithm and inspection.
<jienenfui > 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] ndbwu

说明：Including scr ipt files and function files in the form, Clustering analysis based on Euclidean distance, Waveform data analysis.
<jienenfui > 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] megan_fox

说明：kszzwezrgf wdgasgd wuegfgsgf wuwugdsd
<12345homrun > 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] RX_IP_Source

说明：串口接收ip核，配合 nios 使用，减少cpu资源开支。(uart receive TX_IP_Source)
<haohmf > 在 2025-06-20 上传 | 大小：12kb | 下载：0