[VHDL编程] aes_core_128bits

说明：高级加密算法verilog版,包括加密和解密算法，其中有s盒，行移位，列混淆等具体算法。-aes encryption for verilog，include subbyte,shiftrow,mixcol,addroundkey.
<wudezhi> 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] sequence-check

说明：设计一个有限状态机，用以检测输入序列“1110010”-sequence check
<王雪茹> 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] VHDL

说明：Quartus4.1以上版本软件 门电路、组合逻辑电路、时序逻辑电路等。 防抖动电路设计 -Quartus4.1 above version of the software Gates, combinational logic circuits, sequential logic circuits. To judder circuit design
<常雪倩> 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] add_4

说明：4位串联全加器的fpga实现，由4个一位全加器组成-Four series of fpga realizing the QuanJia by 4 a QuanJia emulators
<cc> 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] Taximeter-VHDL

说明：基于FPGA的出租车计价器，包括计程、计时、计费模块-FPGA-taxi meter, including the meter, timing, billing module
<徐清源> 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] altlvds_DesignExample_ex5

说明：在FPGA中调用LVDS，其中包括仿真和源代码。-using fpga lvds
<haifeng> 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] fenpin

说明：这个一个多次对时间进行分频的程序，这种方式可以避免同步跳转带来的干扰-A multiple time divided by the program, in this way to avoid synchronized jump to the interference caused by
<张丽丽> 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] uart_rx.fit

说明：uart core : uart rx fit
<cuong> 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] quartus

说明：基于FPGA的波形发生器的源代码啊quatusII的干活-Working source code for the FPGA-based waveform generator ah quatusII the
<荷叶> 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] Zhou-timing-circuit-to-achieve

说明：简单方便周计时电路的Verilog程序实现-Zhou timing circuit to achieve
<陈俊辉> 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] miaobiao

说明：秒表，可以计小时分钟和秒钟，可以有暂停功能-Stopwatch, you can count the hours, minutes and seconds, you can pause
<cas che查> 在 2025-06-20 上传 | 大小：12kb | 下载：0

[VHDL编程] Active-power-filter

说明：有源电力滤波器，用于实现无功治理与谐波补偿，精度很高-Active power filter for reactive power control and harmonic compensation, high accuracy
<hanwei> 在 2025-06-20 上传 | 大小：12kb | 下载：0