资源列表
[VHDL编程] 20060510205455473
说明:vhdl设计事例,有助于FPGA初学着,High-Performance 1024-Point Complex FFT-vhdl design examples, to help novice FPGA. High-Performance 1024-Point Complex FFT<wxf> 在 2025-06-18 上传 | 大小:651kb | 下载:0
[VHDL编程] core_arm.tar
说明:vhdl的arm核 包含testbench-VHDL Testbench contain the nuclear arm<dc> 在 2025-06-18 上传 | 大小:651kb | 下载:0
[VHDL编程] core_arm.tar
说明:ARM7系统IP核的VHDL语言源代码,需要的开发环境是QUARTUS II 6.0。-ARM7 System IP Core VHDL language source code, the need for the development environment is QUARTUS II 6.0.<周华茂> 在 2025-06-18 上传 | 大小:651kb | 下载:0
[VHDL编程] ddrct_np_xm_3_005_1
说明:有关ddr控制设计的问题,ddrct_np_xm_3_005_1.zip,非常值得参考!<董星> 在 2025-06-18 上传 | 大小:651kb | 下载:0
[VHDL编程] 42S83200B-16160B
说明:详细介绍了SDRAM的时序控制,如果使用VHDL代码从SDRAM中读取数据。-Details of the SDRAM timing control, if you use VHDL code to read data from the SDRAM.<wang yong> 在 2025-06-18 上传 | 大小:650kb | 下载:0
[VHDL编程] jianyiluojifenxiyi
说明:基于verilog 的简易逻辑分析仪,已经过调试-Simple verilog based logic analyzer, has been testing<李康> 在 2025-06-18 上传 | 大小:650kb | 下载:0
[VHDL编程] shuzizhonganjian
说明:设计一个数字钟,本设计要求一个12进制或24进制的具有时、分、秒计时功能的数字钟,并能进行时和分的调整。-Design a digital clock, this design requires a 12 or 24 hexadecimal hexadecimal have the hours, minutes, seconds, chronograph function digital clock, and can be adjusted hours and minutes.<bian> 在 2025-06-18 上传 | 大小:650kb | 下载:0