[VHDL编程] 20060510205455473

说明：vhdl设计事例,有助于FPGA初学着,High-Performance 1024-Point Complex FFT-vhdl design examples, to help novice FPGA. High-Performance 1024-Point Complex FFT
<wxf> 在 2025-12-27 上传 | 大小：651kb | 下载：0

[VHDL编程] core_arm.tar

说明：vhdl的arm核 包含testbench-VHDL Testbench contain the nuclear arm
<dc> 在 2025-12-27 上传 | 大小：651kb | 下载：0

[VHDL编程] core_arm.tar

说明：ARM7系统IP核的VHDL语言源代码，需要的开发环境是QUARTUS II 6.0。-ARM7 System IP Core VHDL language source code, the need for the development environment is QUARTUS II 6.0.
<周华茂> 在 2025-12-27 上传 | 大小：651kb | 下载：0

[VHDL编程] SRAMtest

说明：FPGA的SRAM存储器的控制程序，包括时序测试-FPGA
<> 在 2025-12-27 上传 | 大小：651kb | 下载：0

[VHDL编程] oc8051

说明：verilog code,about oc8051
<欢欢> 在 2025-12-27 上传 | 大小：651kb | 下载：0

[VHDL编程] FPGA

说明：基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序-FPGA-based design of digital frequency meter 11, the use of VHDL hardware descr iption language design, and EDA (electronic design automation) tools with
<董晨晨> 在 2025-12-27 上传 | 大小：650kb | 下载：0

[VHDL编程] FPGA

说明：5 款fpga开发板原理图和关于fpga的一些介绍 希望对大家有用-5 fpga development board schematic and on the introduction of fpga hope useful for all of us
<李白> 在 2025-12-27 上传 | 大小：651kb | 下载：0

[VHDL编程] fm

说明：VHDL设计全数字FM接收机 资料大小：650KB 运行环境：Windows -VHDL design of all-digital FM receiver Data Size: 650KB operating environment: Windows
<古月> 在 2025-12-27 上传 | 大小：650kb | 下载：0

[VHDL编程] elpiano

说明：自己写的FPGA实现电子琴的VHDL程序，曲目是两只老虎，用到一些模块，和片内存储间，-FPGA realization of his keyboard to write the VHDL program, tracks are two tigers, a number of modules used, and on-chip storage room, huh, huh
<zheng> 在 2025-12-27 上传 | 大小：650kb | 下载：0

[VHDL编程] 42S83200B-16160B

说明：详细介绍了SDRAM的时序控制，如果使用VHDL代码从SDRAM中读取数据。-Details of the SDRAM timing control, if you use VHDL code to read data from the SDRAM.
<wang yong> 在 2025-12-27 上传 | 大小：650kb | 下载：0

[VHDL编程] jianyiluojifenxiyi

说明：基于verilog 的简易逻辑分析仪，已经过调试-Simple verilog based logic analyzer, has been testing
<李康> 在 2025-12-27 上传 | 大小：650kb | 下载：0

[VHDL编程] shuzizhonganjian

说明：设计一个数字钟，本设计要求一个12进制或24进制的具有时、分、秒计时功能的数字钟，并能进行时和分的调整。-Design a digital clock, this design requires a 12 or 24 hexadecimal hexadecimal have the hours, minutes, seconds, chronograph function digital clock, and can be adjusted hours and minutes.
<bian> 在 2025-12-27 上传 | 大小：650kb | 下载：0