[VHDL编程] abel-hdl

说明：lattice的abel-hel开发文档，对cpld开发的朋友会有用-the lattice-CAS documentation, the development of cpld be friends with
<evan> 在 2025-06-18 上传 | 大小：645kb | 下载：0

[VHDL编程] sanfenpin

说明：这是我自己编写的三分频，也就是奇数分频，占空比为1：1，当然如果需要其它奇数分频，只要将程序里面的N和counter修改即可-This was my third prepared by the frequency, which is odd hours, frequency and duty ratio of 1:1. Of course, if the needs of other odd hours, frequency, as long as the proceedings inside
<magma1981> 在 2025-06-18 上传 | 大小：645kb | 下载：0

[VHDL编程] EPM240_SCH_and_program

说明：EPM240 cpld 原理图+程序。 Verilog HDL语言。 程序有正弦波发生器，ADC0804直流采样和显示，汉字滚动，交通灯，键盘，显示程序，计数器等等。-Schematic diagram+ EPM240 cpld procedures. Sine wave generator procedures, ADC0804 DC sampling and showed that Chinese scroll, traffic lights, keyboard, display p
<student88> 在 2025-06-18 上传 | 大小：645kb | 下载：0

[VHDL编程] TR0114VHDLLanguageReference

说明：TR0114 VHDL Language Reference
<王淼> 在 2025-06-18 上传 | 大小：645kb | 下载：0

[VHDL编程] Wave_Generater

说明：采用CycloneII做的多种波形发生器&频率计。有源码和仿真图，工具是QuarteusII。-CycloneII done using a variety of waveform generators & frequency meter. There is source code and simulation diagrams, tools QuarteusII.
<Eric Wong> 在 2025-06-18 上传 | 大小：646kb | 下载：0

[VHDL编程] DES

说明：在ISE平台上，利用Verilog编程实现数据的DES加密-In the ISE platform, using Verilog programming DES data encryption
<ldh> 在 2025-06-18 上传 | 大小：646kb | 下载：0

[VHDL编程] STOPWATCH

说明：是基于FPGA/CPLD的跑表程序，可以存储记录多个运动员的跑步时间，是利用VHDL语言编写的，可以有助于学习EDA技术，可以参考学习，可以帮助你完成VHDL语言的课程设计。-Is based on FPGA/CPLD s stopwatch program, many athletes can store records of running time, is the use of VHDL language, and can help to learn EDA, can refer to t
<王亮> 在 2025-06-18 上传 | 大小：646kb | 下载：0

[VHDL编程] LAB5new

说明：This a lab of processor-This is a lab of processor
<Muhammad Ali> 在 2025-06-18 上传 | 大小：646kb | 下载：0

[VHDL编程] DDRCHv11

说明：Source code for ddr2 dram controller for BEEE
<shiva> 在 2025-06-18 上传 | 大小：646kb | 下载：0

[VHDL编程] ofdm_modulation

说明：Verilog code ofdm modulation
<KONGUVEL> 在 2025-06-18 上传 | 大小：645kb | 下载：0

[VHDL编程] CRC

说明：FPGA中并行实现CRC-CCITT标准的循环冗余校验码的生成-FPGA to achieve CRC-CCITT standard parallel cyclic redundancy check code generation
<黄欣睿> 在 2025-06-18 上传 | 大小：645kb | 下载：0

[VHDL编程] vga-example

说明：Basic VGA implementation on the Altera DE1
<copheks> 在 2025-06-18 上传 | 大小：645kb | 下载：0