资源列表
[VHDL编程] five
说明：并入串出寄存器完成双向含异步清0和同步时钟使能的4位加法器的VHDL描述，并对其进行波形仿真，确定结果正确。- Incorporated into the string to the register to complete the two-way with asynchronous clear and synchronous clock so that the VHDL descr iption of the four adder energy and waveform simulatio<qsp> 在 2025-06-18 上传 | 大小：10kb | 下载：0
[VHDL编程] ber_tester_m
说明：基于FPGA的误码测试仪 （已注释） --锁相环-M序列生成模块--数据接口模块- --模拟信道模块---本地M序列生成模块--同步模块--误码统计模块--显示模块--FPGA-based BER tester<fei> 在 2025-06-18 上传 | 大小：10kb | 下载：0
[VHDL编程] DianZiZhong
说明：智能数字钟完整Verilog HDL代码，数码管显示，三个按键控制，能完整显示年月日和时分秒及对其的调整设置，能设置闹钟，有秒表，有10秒倒计时-Alarmclock Verilog HDL<豪哥> 在 2025-06-18 上传 | 大小：10kb | 下载：0
[VHDL编程] ADC0809-control-module-code-of-VHDL
说明：此为基于FPGA的直流电动机伺服系统的设计，具体为ADC0809控制模块的VHDL代码-This is based on FPGA for dc servo system of the design, concrete for ADC0809 control module code of VHDL<黄平> 在 2025-06-18 上传 | 大小：10kb | 下载：0
[VHDL编程] AD1674-control-module-code-of-VHDL
说明：此为基于FPGA的直流伺服系统的设计，具体为AD1674控制模块的VHDL代码-This is the dc servo system based on FPGA design, specific for AD1674 control module code of VHDL<黄平> 在 2025-06-18 上传 | 大小：10kb | 下载：0
[VHDL编程] AD-conversion-using-LTC1298
说明：AD conversion using LTC1298<kostas> 在 2025-06-18 上传 | 大小：10kb | 下载：0
[VHDL编程] modedetct
说明：功能强大的视频输入信号的模式识别verilog代码。可以综合，希望对大家有帮助-Powerful video input signal pattern recognition verilog code. Can be integrated, we hope to<xyzzzzzzzz> 在 2025-06-18 上传 | 大小：10kb | 下载：0
[VHDL编程] dlx_verilog
说明：使用verilog语音开发的dlx精简指令系统，简单的功能实现，适合初学者学习。-The use the verilog voice development of the dlx Reduced Instruction Set, simple functions, suitable for beginners to learn.<kean> 在 2025-06-18 上传 | 大小：10kb | 下载：0