资源列表
[VHDL编程] manchester_verilog
说明:曼彻斯特码生成器(Verilog源代码),可以在FPGA上进行验证。-Manchester code generator (Verilog source code), and can be verified on a FPGA.<zsan> 在 2025-06-18 上传 | 大小:10kb | 下载:0
[VHDL编程] Killswitch
说明:这是用来KILLSWITCH的开关, 是采用汇编语言的编写。-This is used to to KILLSWITCH the switch, and is written in assembly language.<Yuhua> 在 2025-06-18 上传 | 大小:10kb | 下载:0
[VHDL编程] uart-code-(Verilog)
说明:uart 源码 Verilog CPLD -uart code Verilog CPLD<zhaochao> 在 2025-06-18 上传 | 大小:10kb | 下载:0
[VHDL编程] Chapter7-Sample
说明:SAA7113 FPGA开发实例,非常经典-The SAA7113 FPGA development examples, very classic<L> 在 2025-06-18 上传 | 大小:10kb | 下载:0
[VHDL编程] RS232C_Verilog.rar
说明:rs232c 的verilog hdl 源码,验证可用,利于大的系统集成。,The codes of verilog hdl for RS232C, its useful characteristic can be integrated in a big system.<huangbin> 在 2025-06-18 上传 | 大小:10kb | 下载:0
[VHDL编程] multi_key_dict-master
说明:You should upload 5 codes/documents files2<freeskit> 在 2025-06-18 上传 | 大小:10kb | 下载:0