[VHDL编程] fre

说明：频率计的VHDL代码，实验课验证过的，能测量0-99999999hz的频率，并且超过上下限会报警。-Frequency counter in VHDL code, lab verified, can measure 0-99999999hz frequency, and over the limit will alarm.
<mountain> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] code

说明：实现FPGA对总线的读写操作，能够直接移植到FPGA上进行实验-The FPGA to read and write operations on the bus, can be directly ported to the FPGA experiment
<jiahui> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] ca_prng_latest.tar

说明：pseudo random number generator, code written in systemC.
<shahid> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] module-10_verilog

说明：Descirbe about PHS module time
<Dam Minh Tung> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] Verilog--Digital-Clock

说明：A digital Clock Implemented on Spartan-3, coded in Verilog... bit and ucf files have been attached along-with the source v-file- Will help a lot the students, beginners and hobbyists.
<> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] filter_ex1

说明：DSP builder 模块搭建的fir -DSP builder module built fir
<wr> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] multiplier

说明：几种verilog乘法器的代码，用于比较不同乘法器特点-Several multiplier verilog code, used to compare the different characteristics of the multiplier
<马力维> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] TONGBUYIBU

说明：同步复位和异步复位的区别 介绍非常详细 值得收藏-Synchronous reset and asynchronous reset of the difference
<吴> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] verilog

说明：曼彻斯特编码的verilog实现,复制到quartus II可用-Manchester verilog realize the code,Copy to quartus II available
<尹晋文> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] luan-van

说明：design calculator using verilog
<Nick> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] JPEG

说明：用Verilog描写应用于数字图像压缩系统--JPEG有测试文档-With Verilog descr iption of the system used in digital image compression- JPEG with test documentation
<changliang> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] alu_simulation

说明：VHDL alu unit design and simulation with RAM, ROM, clock generator and 2 simple programs to execute.
<glucz> 在 2025-06-18 上传 | 大小：10kb | 下载：0