[VHDL编程] seg

说明：用VHDL编写的数码管显示程序（数码管共用数据线），带有进制转换功能-Written in VHDL, digital tube display program (digital control shared data line), with a binary conversion
<jizhen> 在 2025-06-15 上传 | 大小：698kb | 下载：0

[VHDL编程] VGA_Shell

说明：this the file that functioning the VGA controller ... and it is workable-this is the file that functioning the VGA controller ... and it is workable..
<clement> 在 2025-06-15 上传 | 大小：698kb | 下载：0

[VHDL编程] Xilinx_Altera_FPGAs

说明：Xilinx和Altera FPGAs的电源管理解决方案-Xilinx 和 Altera FPGAs power management solutions
<hwd> 在 2025-06-15 上传 | 大小：698kb | 下载：0

[VHDL编程] DE2_70_TV

说明：基于FPGA的视频转化的I2c配置芯片解码模块和解交织模块-FPGA-based video conversion reconciliation I2c configuration chip interleaving block decoding module
<小锋> 在 2025-06-15 上传 | 大小：697kb | 下载：0

[VHDL编程] wallacetree8

说明：this file is vhdl codes for wallacetree multiplier.it is useful for 8*8 wallacetree multiplier.
<elahe> 在 2025-06-15 上传 | 大小：697kb | 下载：0

[VHDL编程] yibuqingling

说明：含异步清零和同步清零的计数器的设计，内容是源代码，以及相关文件，打开即可-Clear cleared asynchronous and synchronous with the counter design, content source code and related documents, can be opened
< 无名> 在 2025-06-15 上传 | 大小：698kb | 下载：0

[VHDL编程] ai32-RTL

说明：verilog code analog output board
<Praveen> 在 2025-06-15 上传 | 大小：698kb | 下载：0

[VHDL编程] nco_dds_ep_1_003_1

说明：gives descr iption about nco and dds
<challu> 在 2025-06-15 上传 | 大小：697kb | 下载：0

[VHDL编程] exp15

说明：本实验的任务就是设计一个秒表，由于计时时钟信号为50MHz，因此需要对系统时钟进行500000分频才能得到。另外为了控制方便，需要一个复位按键、启动计时按键和停止计时按键，分别选用实验箱按键模块的KEY0、KEY1和 KEY2，按下KEY0，系统复位，所有寄存器全部清零；按下KEY2，秒表启动计时；按下KEY1，秒表停止计时，并且七段码管显示当前计时时间，如果再次按下KEY2，秒表继续计时，除非按下KEY0，系统才能复位，显示全部为0000－－00。-The task of this exper
<真三战魂> 在 2025-06-15 上传 | 大小：698kb | 下载：0

[VHDL编程] Introduction-_FPGA_mid3

说明：fpga的中级教程，中级3_数字电路提高，请认真学习-fpga intermediate tutorial, intermediate 3_ improve digital circuits, carefully study
<ykw> 在 2025-06-15 上传 | 大小：698kb | 下载：0

[VHDL编程] distrbtdarth

说明：FIR FILTER DESIGNING USING DISTRIBUTED ARITHMETIC ALGORITHM
<neha> 在 2025-06-15 上传 | 大小：697kb | 下载：0

[VHDL编程] uart_tras

说明：FPGA编写的串口发送程序，调试通过，分模块实现。-FPGA prepared by the serial transmission program, debugging through, sub-modules.
<陈照> 在 2025-06-15 上传 | 大小：697kb | 下载：0