[VHDL编程] lvds6

说明：实现了LVDS高速传输，对于相开发高速数据传输的人很有用。-Achieved high-speed LVDS for high-speed data transmission with the development of the people very useful.
<樊英平> 在 2025-06-15 上传 | 大小：703kb | 下载：0

[VHDL编程] FPGA_ARM

说明：介绍了FPGA与ARM之间的接口设计，很有用的，希望能对大家有所帮助-Describes the interface between the FPGA and the ARM design, very useful, I hope can help you
<nancy> 在 2025-06-15 上传 | 大小：702kb | 下载：0

[VHDL编程] lcd12864_EP3C10

说明：在quartusII下开发的lcd12864的verilog程序，方便大家的学习。本程序基于EP3C10T144芯片-Developed under the quartusII lcd12864 the verilog program to facilitate everyone' s learning. The program is based on EP3C10T144 chip
<叶开> 在 2025-06-15 上传 | 大小：702kb | 下载：0

[VHDL编程] alarm

说明：用Verilog语言描述一个定时器的设计，该定时器具有闹表，定时，和正常时间显示的功能- It designs a clock by Verilog
<liuning0041> 在 2025-06-15 上传 | 大小：702kb | 下载：0

[VHDL编程] verilogfile

说明：现有16 位寄存器。初始值为0。每个时钟周期寄存器的值会左移1位，并且将输入的数据data_in 作为寄存器的最低位，寄存器原来的最高位将被丢弃。要求每个周期实时输出该16 位寄存器对7 求余的余数data_out[3:0]。-16-bit mod-7 divider.
<James> 在 2025-06-15 上传 | 大小：702kb | 下载：0

[VHDL编程] 31705301sdram-control-verilog

说明：Summary: InterPreTS (Interaction Prediction through Tertiary Structure) is a web-based version of our method for predicting protein-protein interactions (Aloy and Russell, 2002, Proc. Natl Acad. Sci. USA, 99, 5896-5901). Given a pair of query sequenc
<wx> 在 2025-06-15 上传 | 大小：702kb | 下载：0

[VHDL编程] 83399055ref-sdr-sdram-verilog

说明：Summary: InterPreTS (Interaction Prediction through Tertiary Structure) is a web-based version of our hod for predicting protein-protein interactions (Aloy and Russell, 2002, Proc. Natl Acad. Sci. USA, 99, 5896-5901). Given a pair of query sequences,
<wx> 在 2025-06-15 上传 | 大小：702kb | 下载：0

[VHDL编程] mux4booth

说明：fpga 使用verilog hdl 语言，quartusii 9.0编程环境，使用2booth算法设计的4bit乘法器。可以扩展为16bit乘法器。-fpga verilog hdl ，quartusii 9.0 ，2booth 4bit
<andrew> 在 2025-06-15 上传 | 大小：702kb | 下载：0

[VHDL编程] gate_vhdl

说明：移位寄存器。 移位寄存器。 移位寄存器。 -Shift register. Shift register. Shift register. Shift register. Shift register. Shift register.
<徐得森> 在 2025-06-15 上传 | 大小：702kb | 下载：0

[VHDL编程] exp3-SignedDivision

说明：有符号数除法，用移位法实现，需要Basys2硬件支持，更新了除数为-8的漏洞。-Signed division, achieved by shifting method requires Basys2 hardware support, updated the divisor is-8 vulnerabilities.
<黄森洪> 在 2025-06-15 上传 | 大小：702kb | 下载：0

[VHDL编程] assignment

说明：4*4乘法器，分层化，可扩展，含仿真结果，quartus12.1可用。 -4* 4 multiplier, hierarchical struction, including simulation results, quartus12.1 available.
<uu> 在 2025-06-15 上传 | 大小：702kb | 下载：0

[VHDL编程] 3.led

说明：自己根据教程编写的led程序，在电路板已经验证过，功能正常(According to the LED program compiled by the tutorials, it has been verified on the circuit board, and the function is normal.)
<hohohei> 在 2025-06-15 上传 | 大小：702kb | 下载：0