资源列表
[VHDL编程] AT89C51PMAX7219pinlvji-
说明:实现的是一个频率计的功能,源代码中分4各模块,各自实现自己的功能 最后综合起来实现频率计的功能-Implementation is a function of frequency meter, the source code of each module carve 4, each of the last to realize their functions together to achieve the function of frequency meter<龙德勇> 在 2025-07-28 上传 | 大小:738kb | 下载:0
[VHDL编程] acc32bit
说明:本设计为32位数字相位累加器,门级描述的Verilog代码。其中,acc32bit.v为顶层文件,full_add1.v为一位全加器的门级描述模块,flop.v为触发器的门级描述模块。-The design for the 32-bit digital phase accumulator, gate-level descr iption of the Verilog code. Which, acc32bit.v as top-level file, full_add1.v as a full<吴亮> 在 2025-07-28 上传 | 大小:738kb | 下载:0
[VHDL编程] can_exm1_sys
说明:CAN总线的数据采集,FPGA到USB。verilog hdl语言。-CAN bus data acquisition, FPGA to the USB. verilog hdl language.<xiaolou> 在 2025-07-28 上传 | 大小:739kb | 下载:0
[VHDL编程] EncoderUsingif
说明:encoder using else if statement<Sandeep> 在 2025-07-28 上传 | 大小:739kb | 下载:0
[VHDL编程] shuzicunchushiboqi
说明:当输入信号进入数字式存储示波器时,通过A/D转换器将输入端的信号转换成相应的数字并存入存储器,该过程在采样时基电路的控制下不断地循环进行,而这时仪器的触发电路不断监测输入信号,看控制电路是否出现触发状态,一旦触发条件满足,则采样过程中断,处理器通过对存储器内采样数据的处理和显示,即可在屏幕上重现信号电压与时间的关系,也就是信号电压波形。-When the input signal into the digital storage oscilloscope, via A/D converter i<洪艺琴> 在 2025-07-28 上传 | 大小:738kb | 下载:0