[VHDL编程] HXRJTD

说明：这是本人在Max plus2环境下用VHDL语言编的交通灯控制程序。做EDA课程设计的朋友可以下来参考参考。-This is my Max plus2 environment with VHDL addendum to the traffic lights control procedures. EDA design courses so friends from the reference reference.
<健> 在 2025-12-26 上传 | 大小：737kb | 下载：0

[VHDL编程] DS18B20

说明：基于18b20的温度计，已编译成功，VHDL语言编写，亲测可用。-18b20-based thermometer, compiled successfully, VHDL language, pro-test is available.
<hdz> 在 2025-12-26 上传 | 大小：736kb | 下载：0

[VHDL编程] 3.VGA

说明：fpga控制VGA显示的verilog程序，已经测试-fpga VGA display control program, has been tested
<左会刚> 在 2025-12-26 上传 | 大小：736kb | 下载：0

[VHDL编程] sram_controller

说明：sram 控制器用verilog语言实现-sram controller is programed by veilog
<BOBO> 在 2025-12-26 上传 | 大小：736kb | 下载：0

[VHDL编程] R19UH0063EJ0300_PWM

说明：Renesas EMMA EV2 PWM
<ffumi68> 在 2025-12-26 上传 | 大小：736kb | 下载：0

[VHDL编程] FPGA-Uart

说明：fpga串口通讯程序。用Verilog语言编写-fpga serial communication program. Verilog
<飞飞法> 在 2025-12-26 上传 | 大小：736kb | 下载：0

[VHDL编程] ledwalk

说明：FPGA入门系列实验教程——跑马灯,让实验板上的8个LED实现跑马灯的功能-FPGA Starter series of experiments tutorial- Marquee experimental board 8 LED Marquee
<陈坚亮> 在 2025-12-26 上传 | 大小：736kb | 下载：0

[VHDL编程] 4fsk-Verilog-HDL

说明：基于Verilog HSL的4psk调制解调-very nice
<陈少峰> 在 2025-12-26 上传 | 大小：736kb | 下载：1

[VHDL编程] altera_ddr_verilog

说明：altera的DDR控制器源码（包括仿真与说明文档），DDR为mt46v4m16，Verilog-The DDR controller source of altera (including simulation and documentation), DDR is mt46v4m16, Verilog
<刘佳庆> 在 2025-12-26 上传 | 大小：736kb | 下载：0

[VHDL编程] experiment1

说明：这是一个并行的流水灯代码,实现一个流水灯的功能-This is a parallel light water code to achieve a water lights function
<阮航> 在 2025-12-26 上传 | 大小：736kb | 下载：0

[VHDL编程] 卷积交织器解交织器设计

说明：交织技术通常分为分组交织和卷积交织。分组交织过程是数据先按行写入，再按列读出；解交织过程是数据先按列写入，再按行读出。其特点是结构简单，但数据延时时间长，而且所需的存储器比较大。(Interleaving techniques are usually divided into packet interleaving and convolution interleaving. Packet interleaving process is the first data written by row,
<一个+ > 在 2025-12-26 上传 | 大小：736kb | 下载：0

[VHDL编程] at7_ex05

说明：实现PC端通过UART发送数据到FPGA，FPGA将所接收到的数据同样是通过UART原本不动的发回给PC端。(The PC terminal sends data to FPGA through UART. FPGA sends the received data back to the PC end by UART.)
<24fh> 在 2025-12-26 上传 | 大小：736kb | 下载：0