[VHDL编程] timing_constraints_ug

说明：xilinx timing constrain file
<Daniel> 在 2025-06-09 上传 | 大小：774kb | 下载：0

[VHDL编程] 22222

说明：出租车计费器 可以记录汽车行程从而算出所需要的路费-Taxi meter can record car trips to work out the required toll
<琳琳> 在 2025-06-09 上传 | 大小：774kb | 下载：0

[VHDL编程] EDA2

说明：比较器和DA器件实现AD功能的电路设计以及在EDA试验箱上的具体操作-Comparator and DA function devices to achieve AD EDA circuit design and the specific operation on the chamber
<李柏睿> 在 2025-06-09 上传 | 大小：773kb | 下载：0

[VHDL编程] adder

说明：adder 32 is very easy to use adder 32 is make up by 4 adder 4 and i have nothing to say already~!
<sofat> 在 2025-06-09 上传 | 大小：774kb | 下载：0

[VHDL编程] 12864PVHDL

说明：主要是基于VHDL的12864的液晶显示的程序啊！-Mainly based on the 12864 LCD VHDL program ah!
<王展> 在 2025-06-09 上传 | 大小：773kb | 下载：0

[VHDL编程] Cronometro

说明：time counter with a display output
<karlv> 在 2025-06-09 上传 | 大小：773kb | 下载：0

[VHDL编程] EDA_dianzhen

说明：使用verilog语言写的16*16的点阵，能够实现左移、右移、暂停、复位等功能，可以自己定制RAM，改变显示的内容。-Verilog language written using the 16* 16 dot matrix, to achieve left, right, pause, reset and other functions, you can customize RAM, change the display content.
<李 建> 在 2025-06-09 上传 | 大小：773kb | 下载：0

[VHDL编程] LCD1602-display

说明：verilog编程实现在lcd1602上显示字符，在学习板上验证-verilog programming shown on the lcd1602 character, learning board verification
<飞天> 在 2025-06-09 上传 | 大小：773kb | 下载：0

[VHDL编程] WishboneSpecification

说明：WISHBONE Bus specification
<Yoon Lee> 在 2025-06-09 上传 | 大小：773kb | 下载：0

[VHDL编程] fred

说明：FPGA等精度测量 程序，已仿真通过。-FPGA and precision measuring program, already through simulation.
<df> 在 2025-06-09 上传 | 大小：774kb | 下载：0

[VHDL编程] SHIFT4_Parallel-input-serial-output

说明：4位串行输入并行输出移位寄存器和移位寄存器产生伪随机序列的源代码以及相关分析-Four serial input and parallel output shift register and shift register of the source code of pseudo-random sequence and correlation analysis
<FANFAN> 在 2025-06-09 上传 | 大小：773kb | 下载：0

[VHDL编程] Uart-Verilog

说明：verilog实现串口通讯，包括verilog代码和testbench代码(verilog serial communication, including the verilog code and testbench Code)
<代工> 在 2025-06-09 上传 | 大小：773kb | 下载：0