资源列表
[VHDL编程] 数字钟
说明:veriloge hdl 编写的一个数字钟 实现调时,调分,调秒,数码管显示时钟的功能<sueyue2011> 在 2011-07-26 上传 | 大小:792.69kb | 下载:0
[VHDL编程] clock_CPLD
说明:采用MaxPlusII写的一个小时钟程序,也是供初学参考。呵呵。注///版主,开发环境里面没有MaxPlusII.-MaxPlusII used to write a small clock procedures, as well as reference for beginners. Ha ha. Note///moderator, development environment there's no MaxPlusII.<Backy> 在 2025-06-08 上传 | 大小:793kb | 下载:0
[VHDL编程] statemachine
说明:自己做的一个关于more状态机的三种描述的比较。以后会有更多的资料,请大家关注。-doing more of a state machine on the three described earlier. Many more information, please everyone's attention.<潘 应 云> 在 2025-06-08 上传 | 大小:793kb | 下载:0
[VHDL编程] rom_modelsim
说明:modelsim仿真中关于rom的初始化处理方法。内附文档讲解仿真的详细过程以及必备的文件。-ModelSim simulation on the rom initialization method of treatment. Containing the document to explain the detailed process simulation as well as the necessary documents.<张文> 在 2025-06-08 上传 | 大小:793kb | 下载:0
[VHDL编程] AlteraSDR-SDRAM
说明:Altera 官方提供的SDRAM控制器,verilog的-SDRAM controller provided by Altera in Verilog HDL<machenghai> 在 2025-06-08 上传 | 大小:792kb | 下载:0
[VHDL编程] hdlexample
说明:基于HDL语言的一些基本程序,包括锁存器,编码器等等。-HDL language based on some basic procedures, including latches, encoder and more.<Air> 在 2025-06-08 上传 | 大小:793kb | 下载:0
[VHDL编程] lift
说明:这是我的短学期的课程设计,用VHDL实现两部三层电梯运行。两部电梯采用联动的运行方式,基本符合条件。并且添加了超载报警系统。希望能帮助到你们。-This is my short semester curriculum design, two three elevator operation using VHDL. Two elevators linkage operation mode, in line with the conditions. The design clear thinking<cxl> 在 2025-06-08 上传 | 大小:792kb | 下载:0
[VHDL编程] hilbert_transformer_latest
说明:Hilbert Transform Core is very best for your projects.<afshin shoeibi> 在 2025-06-08 上传 | 大小:791kb | 下载:0