[VHDL编程] 2009452332118218

说明：VHDL 的开发详细讲解, 对深入学习VHDL有莫大的帮助.有兴趣的朋友可以学习.-The VHDL development detailed explanation, to studies VHDL to have the greatest help thoroughly. Has the interest friend to be possible to study.
<zhengduo> 在 2025-06-08 上传 | 大小：796kb | 下载：0

[VHDL编程] SINGT

说明：简单的正弦信号发生器。利用lpm功能模块设计。-Simple sinusoidal signal generator. Design of functional modules using lpm.
<xxc> 在 2025-06-08 上传 | 大小：795kb | 下载：0

[VHDL编程] keyboard_PS2

说明：This program provides the communication between keyboard PS2 with DE1 KIT
<QuocHuyHoang> 在 2025-06-08 上传 | 大小：796kb | 下载：0

[VHDL编程] display1211

说明：在sparten 3E FPGA上的液晶显示器的控制时序verilog程序，可以在液晶屏上显示任意字符-Sparten 3E FPGA in the liquid crystal display on the control of timing verilog program, you can display any character on the LCD screen
<邓民明> 在 2025-06-08 上传 | 大小：796kb | 下载：0

[VHDL编程] VHDLTESTBENCH

说明：本文档对编写vhdl的testbench具有很大的参考价值，偶那个多方面考虑的-The preparation of this document, the testbench vhdl of great reference value, even considering that many
<rjt> 在 2025-06-08 上传 | 大小：795kb | 下载：0

[VHDL编程] BOC

说明：本文设计了一个区域卫星导航系统的BOC调制信号产生器，产生一个有BOC、C/A码、P码合成的信号-This design of a regional satellite navigation system BOC modulation signal generator to produce a BOC, C/A code, P code signal synthesis
<杨帆> 在 2025-06-08 上传 | 大小：795kb | 下载：0

[VHDL编程] ichiko_DV-9500_E313009_LED4_dl6

说明：ichiko_DV-9500_E313009_LED4_dl6 firmware-ichiko_DV-9500_E313009_LED4_dl6 firmware
<bhurnama> 在 2025-06-08 上传 | 大小：795kb | 下载：0

[VHDL编程] eda

说明：eda 课程设计时下载的资料 分享给大家-Curriculum design
<sufuo> 在 2025-06-08 上传 | 大小：795kb | 下载：0

[VHDL编程] DDS-frequency-synthesizer

说明：本文主要讨论了Verilog语言的基于DDS的波形发生器的设计。从设计要求入手，本文给出了DDS的详细设计过程，包括各个模块的设计思想，电路图，Verilog语言程序代码。其大致思想为通过频率控制字和相位控制字去控制正弦函数的ROM存储表的地址并对应着得到其幅度值，最终达到输出需要波形的目的。-This paper mainly discusses the design of the Verilog language, the DDS-based waveform generator. Star
<任健铭> 在 2025-06-08 上传 | 大小：795kb | 下载：0

[VHDL编程] 25_sec_time

说明：//数码管数据输入，//数码管位选信号，每隔1ms变化一次 -//Digital control data input// digital pipe select signal every 1ms change once
<韩程序> 在 2025-06-08 上传 | 大小：795kb | 下载：0

[VHDL编程] miaobiao

说明：由verilog编写的秒表程序，按键控制 按下一键秒表停止 按下另外一键 秒表又运行-Verilog prepared by a stopwatch program, press a button control key pressed another button to stop the stopwatch stopwatch and run
<lida> 在 2025-06-08 上传 | 大小：795kb | 下载：0

[VHDL编程] pine_line_adder8

说明：8 位全加器的设计，采用多pipeline设计方法-8 full adder multi-pipeline design
<张雷> 在 2025-06-08 上传 | 大小：795kb | 下载：0