资源列表
[VHDL编程] gameksinghua
说明:清华大学实验箱自带实验程序,对于编程参考很有益.-Tsinghua Experimental me own experimental procedures, the reference is very useful for programming.<李> 在 2025-06-08 上传 | 大小:802kb | 下载:0
[VHDL编程] cordic_verilogfiles
说明:Design of FFT on FPGA using VHDL<joseph> 在 2025-06-08 上传 | 大小:803kb | 下载:0
[VHDL编程] Encoder-Frequency-Doubling-
说明:对主轴编码器脉冲固定倍频,首先4倍频,然后N倍频,要求转速波动小,内附参考资料-Fixed on the spindle encoder pulse frequency, the first 4x, then N frequency, requiring speed fluctuation is small, containing a reference<周振亮> 在 2025-06-08 上传 | 大小:802kb | 下载:0
[VHDL编程] digital_clock
说明:verilog digital clock.四位 有计时器 有秒表 。是学生作业。 原创。 适合初步学习verilog的学生。 -verilog digital clock/4 bits/ up_down/stopwatch<shisaiyu> 在 2025-06-08 上传 | 大小:803kb | 下载:0
[VHDL编程] CPU
说明:运用vhdl硬件描述语言在quartus II开发环境下独立设计与实现了基于精简指令集的五级流水线CPU的设计与实现。该流水CPU包括:取指模块,译码模块,执行模块,访存模块,写回模块,寄存器组模块,控制相关检测模块,Forwarding模块。该CPU在TEC-CA实验平台上运行,并且通过Debugcontroller软件进行单步调试,实验表明,该流水线CPU消除了控制相关、数据相关和结构相关。-Using vhdl hardware descr iption language developm<wang> 在 2025-06-08 上传 | 大小:803kb | 下载:0
[VHDL编程] LCD_Driver_better
说明:this a characteristic 16x2 LCD Driver by VHDL-this is a characteristic 16x2 LCD Driver by VHDL<micro_elec_90> 在 2025-06-08 上传 | 大小:802kb | 下载:0
[VHDL编程] CacheFromScratchFinalWeek_ise12migration
说明:VHDL implementation of an 8-bit multilevel cache. Produces timing diagrams when run on a suitable IDE such as Xilinx.<Josh> 在 2025-06-08 上传 | 大小:803kb | 下载:0