资源列表
[VHDL编程] Image_Filter_An_Image_halftone
说明:Image_Filter_An_Image_halftone is performed over data loaded into the on board RAM and presented on a VGA monitor-Image_Filter_An_Image_halftone is perf ormed over data loaded into the on board RAM and p resented on a VGA monitor<严刚> 在 2025-06-08 上传 | 大小:805kb | 下载:0
[VHDL编程] ug_lpm_rom
说明:quartus rom的生成 运用matlab生成.mif或.hex文件 载入rom表-quartus rom the use of matlab generated generation. mif or. hex file loading rom Table<王欣欣> 在 2025-06-08 上传 | 大小:805kb | 下载:0
[VHDL编程] serialports2
说明:使用verilog以及VHDL编写的将串口数据转换为32位并口数据,作为FPGA和DSP接口使用(DSP型号:6205)-Use verilog and VHDL will be prepared by a 32-bit serial data into parallel data, as the FPGA, and DSP interface (DSP Model: 6205)<yaota> 在 2025-06-08 上传 | 大小:804kb | 下载:0
[VHDL编程] xapp716_release
说明:基于FPGA的SATA控制器,可以完成SATA1.0协议-FPGA-based SATA controller, you can complete SATA1.0 agreement<李建> 在 2025-06-08 上传 | 大小:805kb | 下载:0
[VHDL编程] 13-traffic
说明:这是一个成功的交通灯VHDL和Verilog源代码,已在DH-33001开发板上调试成功。-This is a successful traffic lights VHDL and Verilog source code, in the DH-33 001 development board debugging.<hjs> 在 2025-06-08 上传 | 大小:804kb | 下载:0
[VHDL编程] buzz_ise9migration
说明:TISH PROGRAM VHDL CODE -THHIS CODE GOD FOR DRIVE BUZER IN ISE<mehdi> 在 2025-06-08 上传 | 大小:804kb | 下载:1
[VHDL编程] vgaxianshi
说明:基于Verilog语言是VGA显示电路设计文件、顶层设计文件-Based on Verilog language VGA display circuit design file, the top-level design file<lou> 在 2025-06-08 上传 | 大小:804kb | 下载:0