[VHDL编程] SwitchCheck

说明：一个通用的SPI程序,由VERILOG语言编写。时钟由控制机提供，可以修改SPI的发送数据位数。-a SPI codes
<nanomotion> 在 2025-12-24 上传 | 大小：871kb | 下载：0

[VHDL编程] dianziqin

说明：本源码讲解了电子琴的设计思想以及源代码的编写方法。-The source explained the keyboard design ideas, as well as the compilation of source code.
<王伟> 在 2025-12-24 上传 | 大小：870kb | 下载：0

[VHDL编程] my_xnor

说明：同或门，Verilog实现，配有实验说明文档。-With or door, Verilog implementation, with experimental documentation.
<姚成富> 在 2025-12-24 上传 | 大小：871kb | 下载：0

[VHDL编程] kaoshi

说明：eda上机考试题 分享 包括分频计 计数器 等不同类型的题-eda-on exam questions to share, including frequency counter, count the different types of questions
<王晓宏> 在 2025-12-24 上传 | 大小：871kb | 下载：0

[VHDL编程] cpld

说明：基于CPLD的PWM信号发生器，产生占空比可调的PWM波。-cpld pwm
<于洋> 在 2025-12-24 上传 | 大小：871kb | 下载：0

[VHDL编程] VESA-VGA

说明：VESA VGA时序标准，介绍各种VGA时序。-VESA VGA timing standards, introduce a variety of VGA timing.
<chen> 在 2025-12-24 上传 | 大小：871kb | 下载：0

[VHDL编程] Taxi-automatic

说明：本项目实现一个出租车自动计费器。计费包括起步价、行车里程计费、等待时间计费三部分，用四位数码管显示总金额，最大值为999.9元。起步价为5.0元，3公里之内按起步价计费，超过3公里，每公里增加1元，等待时间单价为每1分钟0.1元。用两位数码管显示总里程，最大值为99公里，用两位数码管显示等待时间，最大值为99分钟。-The project achieved a taxi meter automatically. Billing, including starting, mileage charg
<周舟> 在 2025-12-24 上传 | 大小：870kb | 下载：0

[VHDL编程] Computer-Architecture-lab2

说明：计算机组成实验作业2，fpga开发板，verilog语言编写-Composition of experimental work computer 2, fpga development board, verilog language
<聪聪> 在 2025-12-24 上传 | 大小：871kb | 下载：0

[VHDL编程] sdram_vhdl

说明：DDR（双速率）SDRAM控制器参考设计verilog代码，可以直接用的，很好的。-DDR (double rate) SDRAM controller reference design Verilog code, can be directly used, very good.
<薛鹏展> 在 2025-12-24 上传 | 大小：871kb | 下载：0

[VHDL编程] DDS

说明：用Verilog HDL 编写的一个最基本的DDS程序，发生正弦波-Verilog HDL prepared with a basic DDS program, the occurrence of a sine wave
<董航> 在 2025-12-24 上传 | 大小：870kb | 下载：0

[VHDL编程] LCD1602

说明：由于 1602 是慢速设备，根据我们显示网址 32 个字符的架构，我们在顶层设计了一个FIFO, 在开始工作的时候一次性把要显示的字符传到在LCD1602上显示RedCore网址 FIFO中，在1602控制层代码中再从FIFO读出送 去显示，加FIFO的好处是，高速的TOP层可以不用去等待慢速的1602写时序，把两个层次的模块 独立开来。-Since 1602 is a slow device, according to our display URL to 32 charac
<吴状态> 在 2025-12-24 上传 | 大小：869kb | 下载：0

[VHDL编程] 单周期CPU大作业-2020

说明：Verilog projects cpu
<sast> 在 2025-12-24 上传 | 大小：869kb | 下载：1