[VHDL编程] modulator

说明：运用FPGA控制AD9957的操作，调试过，运用VERILOG HDL编写-Use FPGA to control the operation of AD9957, debugging, and use the preparation of VERILOG HDL
<px99> 在 2025-07-25 上传 | 大小：883kb | 下载：1

[VHDL编程] Ethernet_verilog_ip_core

说明：Ethernet(以太网)verilog ip core用verilogHDL语言写的以太网软核，对学习verilog语言和以太网有很大帮助。-Ethernet (Ethernet) verilog ip core language used verilogHDL Ethernet soft-core, learning Verilog language and Ethernet are very helpful.
<houlongting> 在 2025-07-25 上传 | 大小：882kb | 下载：0

[VHDL编程] USNavyVHDLModellingGuide

说明：美国海军原版VHDL编程指南，其严谨的代码风格和编程规范值得大家认真学习-U.S. Navy original VHDL Programming Guide, and its strict code and programming style norms everyone deserves serious study
<程南> 在 2025-07-25 上传 | 大小：883kb | 下载：0

[VHDL编程] pwm__vhdl

说明：一个基于vhdl语言的脉冲宽度调制。并且有两个脉冲输出-Vhdl language-based pulse width modulation. And two pulse output
<邹细男> 在 2025-07-25 上传 | 大小：883kb | 下载：0

[VHDL编程] IPcore

说明：非常有用的IP核资源，里面包含了JTAG,MEMORY,PCI，SDRAM和USB1.1等内容，期望对大家有用-A very useful IP core resources, which includes the JTAG, MEMORY, PCI, SDRAM, and USB1.1 and other content, expectations for all of us
<李同滨> 在 2025-07-25 上传 | 大小：882kb | 下载：0

[VHDL编程] chunchuqidesheji

说明：在计算机系统中，一般都提供一定数量的存储器。在用FPGA实现的系统中，除可以使用FPGA本身提供的存储器资源外，还可以使用FPGA的外部扩充存储器。本实验要求设计一个32×8 RAM，如下图所示，它包含5位地址、8位数据口和一个写控制端口。-In the computer system, generally provide a certain amount of memory. FPGA implementation of the system in use, unless you can us
<shenlina> 在 2025-07-25 上传 | 大小：882kb | 下载：0

[VHDL编程] RS_DesignNote

说明：Reed-solomon decoder, encoder design note
<Seok Hoon Shin> 在 2025-07-25 上传 | 大小：883kb | 下载：0

[VHDL编程] lcd

说明：在Cyclon II EP2C5T144上实现LCD1602的显示 采用VerilogHDL语言编写-To achieve the Cyclon II EP2C5T144 LCD1602 display language using VerilogHDL
<东东> 在 2025-07-25 上传 | 大小：883kb | 下载：0

[VHDL编程] 13_lcd

说明：verilog 实现 1602 液晶显示程序。 -a lcd project.It turns out good!
<> 在 2025-07-25 上传 | 大小：882kb | 下载：0

[VHDL编程] SAP

说明：Sap-1 implementation in FPGA
<Sami> 在 2025-07-25 上传 | 大小：882kb | 下载：0

[VHDL编程] 8051Core

说明：这是个基于FPGA的IP核型MCS51单片机+频率计设计实验。-This is a type of FPGA-based IP core MCS51 MCU+ frequency meter design experiments.
<洪建峰> 在 2025-07-25 上传 | 大小：882kb | 下载：0

[VHDL编程] doorlock

说明：doorlock 用verilog语言描写门锁功能-door lock function using verilog language descr iption
<longlong> 在 2025-07-25 上传 | 大小：882kb | 下载：0