[VHDL编程] fir

说明： 我自己用VHDL语言编的16阶FIR数字滤波器，仿真是在Quartus II上通过的，对大家一定有帮助的，压缩文件里还有详细的设计说明呢，肯定让你完全了解数字滤波器的设计。-VHDL language with my own series of 16-order FIR digital filter in the Quartus II simulation is adopted, the U.S. will certainly be helpful, compressed document a
<王志> 在 2025-06-17 上传 | 大小：888kb | 下载：1

[VHDL编程] Shuma

说明：完整的电子钟程序，包含报时、定时、闹表的功能，其中包含了二十四进制，60进制计数器的设计，和顶层文件-Complete procedures for the electronic bell, including the time, from time to time, to make the function table, which contains 24 hexadecimal, 60 hexadecimal counter design, and top-level document
<李坤鹏> 在 2025-06-17 上传 | 大小：887kb | 下载：0

[VHDL编程] Xil3SD1800A_MIG_simplifiedUI_vlog_v92

说明：verilog 实现的spartan 3A dsp start kit DDR2 SDRAM 控制器-verilog achieved spartan 3A dsp start kit DDR2 SDRAM controller
<ma yirong> 在 2025-06-17 上传 | 大小：887kb | 下载：0

[VHDL编程] encode

说明：实现轴编码器的程序，对控制是比较有用的哦-Shaft encoder to achieve the procedure, control is more useful oh
<dongbin> 在 2025-06-17 上传 | 大小：888kb | 下载：0

[VHDL编程] book

说明： 一本VHDL的好书，里面介绍了如何利用VHDL做数电实验！-A VHDL good book, which describes how to use VHDL to do the number of electrical experiments!
<陈亮> 在 2025-06-17 上传 | 大小：887kb | 下载：0

[VHDL编程] matrix

说明：该源代码是控制16*16点阵的VHDL语言描述，可以让点阵连续显示设置的汉字。-The source code is to control 16* 16 lattice VHDL language descr iption, allowing a continuous dot-matrix display settings of the characters.
<王伟> 在 2025-06-17 上传 | 大小：888kb | 下载：0

[VHDL编程] I2C_CONTROLLER

说明：this is VHDL model of I2C_controller
<Harshit B J> 在 2025-06-17 上传 | 大小：887kb | 下载：0

[VHDL编程] sram_simul

说明：Simple simulation example of SRAM in VHDL and Xilinx ISE
<Vaclavpe> 在 2025-06-17 上传 | 大小：888kb | 下载：0

[VHDL编程] FTTCAN

说明：将fftcan引入汽车动力控制系统，与车身控制系统低速can互联组成车载网络-Fftcan the introduction of the vehicle dynamic control system, vehicle networks can interconnect composed of low speed and body control system
<王国通> 在 2025-06-17 上传 | 大小：887kb | 下载：0

[VHDL编程] m60

说明：数字钟(for DE2 开发板) 1.‘时’、‘分’、‘秒’的十进制数字显示（小时从00～23）计时器。 2. 手动校时、校分、校秒的功能。 3．定时与闹钟功能，能在设定的时间发出闹铃声。 4．进行整点报时。从59分50秒起，每隔2秒钟发出一次低音“嘟”的信号，连续5次，最后一次发出高音“嘀”的信号，此信号结束即达到整点。 5、一个秒表，最低位1 秒、60秒，手动停止，手动重置。 6、一个倒计时，显示小时、分钟、秒，可设置时间。 -Decimal digital
<dai> 在 2025-06-17 上传 | 大小：887kb | 下载：0

[VHDL编程] 05_UART_demo

说明：该UART实例是很简单的EDK工程，在PLB总线上挂载了XPS-uartlite外围设备，作为串口的控制器，一般的EDK工程会将该IP作为基本外围设备来使用。包含bit流文件(在EDK上下载到FPGA上使用），和说明文档。-The UART instance EDK project is very simple and is mounted on the PLB bus the XPS-uartlite peripherals, general EDK works as a serial con
<dujinzhe> 在 2025-06-17 上传 | 大小：887kb | 下载：0

[VHDL编程] QuartusII91_

说明：quartus 9 "solution"
<gustavo > 在 2025-06-17 上传 | 大小：887kb | 下载：0