[VHDL编程] 27个fpga开发实例

说明：27个fpga开发实例
<mlztony> 在 2011-03-28 上传 | 大小：1.22mb | 下载：1

[VHDL编程] VHDL

说明：VHDL参考例程--日如DAC0832接口电路程序-VHDL reference routines- on procedures such as the DAC0832 Interface Circuit
<lixu> 在 2025-06-08 上传 | 大小：1.22mb | 下载：0

[VHDL编程] FPGA27examples

说明：FPGA有价值的27例，通过学习这些例子可以快速掌握FPGA设计流程-27 cases of valuable FPGA, through the study of these examples can quickly grasp the FPGA design flow
<黄开> 在 2025-06-08 上传 | 大小：1.22mb | 下载：0

[VHDL编程] chengxu

说明：关于频率计程序的设计，LCD控制程序，PSK调制解调的控制程序，MSK调制解调控制程序，电梯控制程序，TLC5510控制程序，基带码发生器程序，电子琴程序，自动售货机程序，电子时钟程序，步进电机控制定位系统，波形发生器，出租车计价器，ADCO809-Procedures regarding the design of frequency meter, LCD control procedures, PSK modulation and demodulation of the control pr
<chenjy> 在 2025-06-08 上传 | 大小：1.22mb | 下载：1

[VHDL编程] guess_num

说明：a guess number game based on CPLD,include such functions as keyboard input ,LCD display,voise output,and so on -a guess number game based on CPLD, include such functions as keyboard input, LCD display, voise output, and so on
<jim> 在 2025-06-08 上传 | 大小：1.22mb | 下载：0

[VHDL编程] calculator

说明：用VHDL在quartus2下实现的计算器。输入为4*4矩阵键盘，输出为共用数据线的数码管。可以实现简单数学运算、逻辑运算、进制转换、连续运算等功能。-Using VHDL in quartus2 achieve calculator. Input 4* 4 matrix keyboard, the output data lines for sharing of digital control. Can achieve a simple mathematical operations, log
<jizhen> 在 2025-06-08 上传 | 大小：1.22mb | 下载：1

[VHDL编程] cpld_sy03091

说明：cpld epm7128开发板原理图源程序资料-cpld epm7128 information source development board schematics
<zhaoshihai> 在 2025-06-08 上传 | 大小：1.22mb | 下载：0

[VHDL编程] 111

说明：任务传记，职场读物，杜拉拉全集，想进入职场的人看看吧。-Task biography, career books
<mike> 在 2025-06-08 上传 | 大小：1.22mb | 下载：0

[VHDL编程] mypro_synfifo

说明：基于IP核RAM的同步fifo设计，工程使用Xilinx的开发软件ISE-RAM-based synchronization fifo IP core design, engineering, software development using Xilinx ISE
<Hurley> 在 2025-06-08 上传 | 大小：1.22mb | 下载：0

[VHDL编程] Clock

说明：FPGA时钟显示程序，可以按照正常的时间，频率可调，数码管显示00-00-00，中间的-可改。只要采用嵌套的循环结构实现-FPGA clock display program, you can follow the normal time, frequency adjustable, digital display 00-00-00, middle- can be changed. As long as the use of a nested loop structure to achieve
<李勇> 在 2025-06-08 上传 | 大小：1.22mb | 下载：0

[VHDL编程] Gluttonous-Snake

说明：用verilog语言写得一个小游戏，可以在FPGA上运行。-Verilog language to write a game in which can run on the FPGA.
<张旭> 在 2025-06-08 上传 | 大小：1.22mb | 下载：0

[VHDL编程] UART

说明：verilog IO模拟串口,用IO模拟uart进行串口通讯，无需硬件串口(Verilog io analog serial port, using io simulation UART serial communication, no hardware serial port)
<yt14212 > 在 2025-06-08 上传 | 大小：1.22mb | 下载：0