[VHDL编程] Sparten3Epaomadeng

说明：通过Xilinx Sparten3E Starter Kit验证程序，开发环境使用的是ISE9.1-Xilinx Sparten3E Starter Kit through the verification process, development environment using ISE9.1
<孙斌> 在 2025-06-08 上传 | 大小：1.21mb | 下载：0

[VHDL编程] lcd

说明：设计实体：lcd驱动器 --彩色液晶芯片LQ080V3DG01 --原创针对博创开发板UP-SOPC2000开发板写的彩色液晶驱动程序-Design entities: lcd driver- Color LCD chip LQ080V3DG01- original development board for Fiberxon UP-SOPC2000 development board to write the color LCD driver
<yanglijing> 在 2025-06-08 上传 | 大小：1.21mb | 下载：0

[VHDL编程] mid-filter

说明：用vhdl语言实现的中值滤波,硬件需要DE2板-VHDL language used to achieve the median filter, the hardware need to DE2 board
<任迎> 在 2025-06-08 上传 | 大小：1.21mb | 下载：0

[VHDL编程] OK-fifotest-important_low_to_high

说明：高速到低速的FIFO乒乓操作，已经测试通过-Achieve the pingpang operation of FIFO
<涂亮> 在 2025-06-08 上传 | 大小：1.21mb | 下载：0

[VHDL编程] fpga1

说明：基于EasyFPGA030的直流电机控制电路设计和四位数字密码锁。-DC Motor Control Based on EasyFPGA030 circuit design and four-digit combination lock.
<pudnhh> 在 2025-06-08 上传 | 大小：1.21mb | 下载：0

[VHDL编程] rs_231_modified

说明：Reed solomon codes (231 message information)
<hr> 在 2025-06-08 上传 | 大小：1.21mb | 下载：0

[VHDL编程] par_in_par_out

说明：并入并出双向移位寄存器，很好很强大。使用Verilog进行设计并用Modelsim成功仿真。-Into the shift register and a two-way, very very strong. With Verilog for design and simulation using Modelsim successfully.
<iswl2009> 在 2025-06-08 上传 | 大小：1.21mb | 下载：0

[VHDL编程] test1

说明：8阶iir滤波器的vhdl程序，可以实现，运行能得到结果-it can be ture
<zhu> 在 2025-06-08 上传 | 大小：1.21mb | 下载：0

[VHDL编程] Example-b3-1

说明：复杂的可编程逻辑器件硬件编程语言实例先进先出范例-The stuy of VHDL language
<张超> 在 2025-06-08 上传 | 大小：1.21mb | 下载：0

[VHDL编程] cpu

说明：用FPGA实现了CPU中RAM,ROM等功能，设计比较完整-FPGA Implementation of a CPU, RAM, ROM, function, design is more complete
<shenhaoxing> 在 2025-06-08 上传 | 大小：1.21mb | 下载：0

[VHDL编程] uart

说明：用VHDL实现UART通讯（暂时只能发送）-UART communication using VHDL (temporarily only send)
<张喆> 在 2025-06-08 上传 | 大小：1.21mb | 下载：0

[VHDL编程] Implementation-of-I2CMaster-Bus

说明：IMPLEMENTATION OF POWER PIONT PRESENTATION
<Ndp Yadav> 在 2025-06-08 上传 | 大小：1.21mb | 下载：0