[VHDL编程] DSP_BUILDER_DESIGN

说明：DSP Builder设计初步,介绍Matlab/DSP Builder及其设计流程，正弦信号发生器完整的设计过程，以及使用Matlab、quartusII\modelsim详细的仿真过程。-DSP Builder preliminary design, introduce Matlab/DSP Builder and its design flow, sinusoidal signal generator complete design process, and the use of Matl
<yehui> 在 2025-06-17 上传 | 大小：1.31mb | 下载：0

[VHDL编程] 8bitDDS

说明：用于产生8bit 的DDs 信号发生器的代码-code of dds
<ray> 在 2025-06-17 上传 | 大小：1.31mb | 下载：0

[VHDL编程] Design-Recipes-for-FPGAs

说明：that the fpga design for digital circuit and new technology design
<kang> 在 2025-06-17 上传 | 大小：1.31mb | 下载：0

[VHDL编程] DE2_system_USB_API

说明：DE2_system_USB_API ALTERA的DE2开发板卡的资料-DE2_system_USB_API ALTERA DE2 board
<dragon> 在 2025-06-17 上传 | 大小：1.31mb | 下载：0

[VHDL编程] DDS

说明：这个是我自己用VHDL语言写的两相数字信号发生器程序 D/A用的是DAC904-This is for my own use VHDL, written procedures for two-phase digital signal generator D/A using a DAC904
<马骋> 在 2025-06-17 上传 | 大小：1.31mb | 下载：0

[VHDL编程] DE2_USB_API

说明：这个是DE2实验板上关于USB控制的全部资料，具体请大家细看-This is experimental DE2 board all the information on the USB Control, specifically Please take a closer look
<fish> 在 2025-06-17 上传 | 大小：1.31mb | 下载：0

[VHDL编程] Verilog

说明：：Verilog实现的DDS正弦信号发生器和测频测相模块-: Verilog implementation of the DDS sine signal generator and frequency measurement module test phase
<GAOMINGLIANG> 在 2025-06-17 上传 | 大小：1.31mb | 下载：0

[VHDL编程] pll

说明：利用qaurtus的内的ip核定制锁相环实现对信号的倍频-The use of the ip qaurtus approved system PLL multiplier on signal
<唐军> 在 2025-06-17 上传 | 大小：1.31mb | 下载：0

[VHDL编程] Newnes_Design_Recipes_for_FPGAs

说明：This book is designed to be a desktop reference for engineers, students and researchers who use Field Programmable Gate Arrays(FPGA) as their hardware platform of choice.
<Nima> 在 2025-06-17 上传 | 大小：1.31mb | 下载：0

[VHDL编程] hw5

说明：Design a 2-digit stopwatch that ticks every second. A switch is used to start and stop the time. When the switch is pushed, the time will start and when it is pushed again, the time will stop. In order for the switch to work properly, the switch must
<vinay> 在 2025-06-17 上传 | 大小：1.31mb | 下载：0

[VHDL编程] LED-dynamic-testing

说明：eda实验资料，led灯动态扫描实验，有完整的图及程序-eda experimental data led lights dynamic scanning experiments, complete plans and procedures
<baoyu liu> 在 2025-06-17 上传 | 大小：1.31mb | 下载：0

[VHDL编程] Simple_Logic_Continue

说明：quartusII 9编写的74161模块，简单的例子，可以直接运行-The module 74161 with the language of verilog
<peanut> 在 2025-06-17 上传 | 大小：1.31mb | 下载：0