资源列表
[VHDL编程] password_lock
说明:电子密码锁,采用基于fpga的设计,可以设置6位密码-Electronic code locks, FPGA-based design, can be set 6 password<xjl> 在 2025-07-03 上传 | 大小:1.36mb | 下载:0
[VHDL编程] shuzizhong
说明:可预置数字钟,用VHDL语言编写,LED显示,普通数字钟表。-Digital clock can be preset using VHDL language, LED display, an ordinary digital watch.<pj> 在 2025-07-03 上传 | 大小:1.36mb | 下载:0
[VHDL编程] bujindianjikongzhi
说明:在quartus II下用verilog编写的步进电机位置控制程序,其中包含7个子模块和1个顶层模块,本程序层次清晰、功能明确。乃个人收藏,推荐大家下载学习!-Verilog in quartus II, prepared under the stepper motor with position control program, which contains seven sub-modules, and a top-level module, the program-level clarity<leo> 在 2025-07-03 上传 | 大小:1.36mb | 下载:0
[VHDL编程] pinlvji
说明:自己编的一个频率计,verilog语言写的,用数码管显示方波的频率,测量量程是0.1hz~9999999hz,测方波的稳定性极高。-Their series a frequency counter, verilog language written with the digital display of the square wave frequency, measurement range is 0.1hz ~ 9999999hz, high stability of the square w<龙德勇> 在 2025-07-03 上传 | 大小:1.36mb | 下载:0
[VHDL编程] VHDL8259_relize
说明:一个使用vhdl语言实现中断控制器8259a的例子,注释很详细,经过quartus2验证成功-An example interrupt controller 8259a vhdl language, very detailed notes, after quartus2 verify success<沈宙> 在 2025-07-03 上传 | 大小:1.36mb | 下载:0
[VHDL编程] MyDigiditClock2
说明:一个简单的基于赛灵思公司的nexys3的秒表计时器。能够实现计时的开始、暂停、复位、切换显示百分秒。无需连接任何其他的硬件。-Based on a simple Xilinx nexys3 stopwatch timer. Start timing can be achieved, pause, reset, switch the display percentile seconds. Without connecting any additional hardware.<吕志伟> 在 2025-07-03 上传 | 大小:1.36mb | 下载:0
[VHDL编程] DW_APB_RTC_3.03A
说明:DW_APB_RTC_3.03A file<perst@sadsa.com> 在 2017-07-06 上传 | 大小:1.36mb | 下载:0