[VHDL编程] 7_ImageEnhance

说明：基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像增强处理,平滑,锐化,滤波-System Generator based image processing engineering, multimedia processing FPGA implementation source code, image enhancement, smoothing, sharpening, filtering
<wan> 在 2025-12-23 上传 | 大小：2.93mb | 下载：0

[VHDL编程] 6_ImageBasic

说明：基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像基本操作,几何变换,直方图,灰度化处理等-System Generator based image processing engineering, multimedia processing FPGA implementation source code, the basic operation of the image, geometric transformations, histogram, gray p
<wan> 在 2025-12-23 上传 | 大小：13.84mb | 下载：0

[VHDL编程] 13.2_MotionDetec

说明：基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,基于视频的运动检测-System Generator based image processing engineering, multimedia processing on FPGA source code, based on video motion detection
<wan> 在 2025-12-23 上传 | 大小：1.7mb | 下载：0

[VHDL编程] 13.3_Tracing

说明：基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,基于视频的运动跟踪-System Generator based image processing engineering, multimedia processing on FPGA source, video-based motion tracking
<wan> 在 2025-12-23 上传 | 大小：13.66mb | 下载：0

[VHDL编程] cic5r61

说明：实现CIC5级滤波器功能。可以达到提亲一位或者延迟一采样的功能-Achieve CIC5 stage filter function.
<lihe> 在 2025-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA_CIC

说明：用Count计数法实现5级CIC滤波器，能够提前或者延迟一个周期采样。能综合-Implementation level 5 CIC filter with Count counting method, one can advance or delay the sampling period.
<lihe> 在 2025-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog_Spike_Filter

说明：实现Spike—滤波器的功能，可以经过quartus软件综合，然后映射到FPFGA上面-Achieve Spike-filter function, the software can be integrated through quartus then mapped to FPFGA top
<lihe> 在 2025-12-23 上传 | 大小：10kb | 下载：0

[VHDL编程] multi_CX

说明：实现multi-CX的功能，可以经过quartus软件综合，然后映射到FPFGA上面-Achieve multi-CX features, the software can be integrated through quartus then mapped to FPFGA top
<lihe> 在 2025-12-23 上传 | 大小：20kb | 下载：0

[VHDL编程] ycrcb2rgb.v

说明：用verilog编写的最简单的YUV转rgb的代码，请大家参考-yuv2rgb，by verilog
<牛虻> 在 2025-12-23 上传 | 大小：2kb | 下载：0

[VHDL编程] ACO-OFDM

说明：ACO-OFDM sdakldjas seuekdsjakdnskd
<athifshah> 在 2025-12-23 上传 | 大小：70kb | 下载：0

[VHDL编程] demo3

说明：双通道PWM信号发生器，Verilog编写，带时能输出端-PWM TRANCER by verilog
<金怡胜> 在 2025-12-23 上传 | 大小：411kb | 下载：0

[VHDL编程] JPEGBMPMIF

说明：在FPGA开发下，可以帮助从JPEG或者BMP转换为MIF文件格式，具有很好的帮助FPGA开发-In FPGA development can help convert from JPEG or BMP file formats MIF has good help FPGA development
<庄晓奇> 在 2025-12-23 上传 | 大小：271kb | 下载：0